基本信息:
- 专利标题： ERASABLE PROGRAMMABLE SINGLE-PLOY NONVOLATILE MEMORY
- 专利标题（中）：可擦除可编程的单槽非易失性存储器
- 申请号：US13415185 申请日：2012-03-08
- 公开(公告)号：US20130234227A1 公开(公告)日：2013-09-12
- 发明人： Wei-Ren Chen , Te-Hsun Hsu , Shih-Chen Wang , Hsin-Ming Chen , Ching-Sung Yang
- 申请人： Wei-Ren Chen , Te-Hsun Hsu , Shih-Chen Wang , Hsin-Ming Chen , Ching-Sung Yang
- 申请人地址： TW Hsin-chu
- 专利权人： eMemory Technology Inc.
- 当前专利权人： eMemory Technology Inc.
- 当前专利权人地址： TW Hsin-chu
- 主分类号： H01L27/115
- IPC分类号： H01L27/115
摘要：
An erasable programmable single-poly nonvolatile memory includes a first PMOS transistor comprising a select gate, a first p-type doped region, and a second p-type doped region, wherein the select gate is connected to a select gate voltage, and the first p-type doped region is connected to a source line voltage; a second PMOS transistor comprising the second p-type doped region, a third p-type doped region, and a floating gate, wherein the third p-type doped region is connected to a bit line voltage; and an erase gate region adjacent to the floating gate, wherein the erase gate region is connected to an erase line voltage.
摘要（中）：
可擦除可编程单一多晶硅非易失性存储器包括包括选择栅极，第一p型掺杂区域和第二p型掺杂区域的第一PMOS晶体管，其中选择栅极连接到选择栅极电压，并且第一 p型掺杂区域连接到源极线电压; 包括第二p型掺杂区的第二PMOS晶体管，第三p型掺杂区和浮置栅，其中第三p型掺杂区连接到位线电压; 以及与浮置栅极相邻的擦除栅极区域，其中擦除栅极区域连接到擦除线电压。
公开/授权文献:
- US08941167B2 Erasable programmable single-ploy nonvolatile memory 公开/授权日：2015-01-27
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L27/00 | 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件 |
| --------H01L27/02 | .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的 |
| ----------H01L27/04 | ..其衬底为半导体的 |
| ------------H01L27/06 | ...在非重复结构中包括有多个单个组件的 |
| --------------H01L27/105 | ....包含场效应组件的 |
| ----------------H01L27/112 | .....只读存储器结构的 |
| ------------------H01L27/115 | ......电动编程只读存储器 |