发明申请
US20120068341A1 Method for Depackaging Prepackaged Integrated Circuit Die and a Product from the Method
有权
基本信息:
- 专利标题： Method for Depackaging Prepackaged Integrated Circuit Die and a Product from the Method
- 专利标题（中）：从封装方法中预先封装的集成电路芯片和产品的方法
- 申请号：US13230369 申请日：2011-09-12
- 公开(公告)号：US20120068341A1 公开(公告)日：2012-03-22
- 发明人： Peter Lieu , W. Eric Boyd
- 申请人： Peter Lieu , W. Eric Boyd
- 申请人地址： US CA Costa Mesa
- 专利权人： Irvine Sensors Corporation
- 当前专利权人： Irvine Sensors Corporation
- 当前专利权人地址： US CA Costa Mesa
- 主分类号： H01L23/498
- IPC分类号： H01L23/498 ; H01L21/60
摘要：
A method for providing a known good integrated circuit die having enhanced planarity from a prepackaged integrated circuit die having a surface warpage such as in a ball grid array (BGA) package is provided. A partially-depackaged integrated circuit package is affixed to a substrate with a spacer element there between such that the active surface of the die within the partially depackaged integrated circuit die is “bowed” slightly upwardly to define a convex surface. The exposed encapsulant on the now-convex surface of the mounted, partially-depackaged integrated circuit package is then lapped or ground away to a predetermined depth so that an integrated circuit die is provided having an enhanced planarity and surface uniformity.
摘要（中）：
提供了一种用于从具有诸如球栅阵列（BGA）封装中的具有表面翘曲的预先封装的集成电路管芯提供具有增强的平面性的已知的良好集成电路管芯的方法。 部分拆封的集成电路封装被固定到具有间隔元件的衬底上，使得部分去封装的集成电路管芯内的管芯的有效表面稍微向上弯曲以限定凸面。 然后，将所安装的部分封装的集成电路封装的现在凸形的表面上的暴露的密封剂重叠或磨去预定的深度，从而提供具有增强的平面性和表面均匀性的集成电路管芯。
公开/授权文献:
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L23/00 | 半导体或其他固态器件的零部件 |
| --------H01L23/34 | .冷却装置；加热装置；通风装置或温度补偿装置 |
| ----------H01L23/482 | ..由不可拆卸地施加到半导体本体上的内引线组成的 |
| ------------H01L23/498 | ...引线位于绝缘衬底上的 |