
基本信息:
- 专利标题: METHOD OF FORMING ELECTRICAL CONNECTIONS
- 专利标题(中):形成电气连接的方法
- 申请号:US12768025 申请日:2010-04-27
- 公开(公告)号:US20110027944A1 公开(公告)日:2011-02-03
- 发明人: Chung-Shi LIU , Shin-Puu JENG , Mirng-Ji LII , Chen-Hua YU
- 申请人: Chung-Shi LIU , Shin-Puu JENG , Mirng-Ji LII , Chen-Hua YU
- 申请人地址: TW Hsinchu
- 专利权人: TAIWAN SEMICONDUCTOR MAUFACTURING COMPANY, LTD.
- 当前专利权人: TAIWAN SEMICONDUCTOR MAUFACTURING COMPANY, LTD.
- 当前专利权人地址: TW Hsinchu
- 主分类号: H01L21/768
- IPC分类号: H01L21/768 ; H01L21/56
摘要:
A method of forming electrical connections to a semiconductor wafer. A semiconductor wafer comprising an insulation layer is provided. The insulation layer has a surface. A patterned mask layer is formed over the surface of the insulation layer. The patterned mask layer exposes portions of the surface of the insulation layer through a plurality of holes. The portions of the plurality of holes are filled with a metal material comprising copper to form elongated columns of the metal material. The elongated columns of the metal material have a sidewall surface. The patterned mask layer is removed to expose the sidewall surface of the elongated columns of the metal material. A protection layer is formed on the exposed sidewall surface of the elongated columns of the metal material.
摘要(中):
形成与半导体晶片的电连接的方法。 提供了包括绝缘层的半导体晶片。 绝缘层具有表面。 在绝缘层的表面上形成图案化掩模层。 图案化掩模层通过多个孔暴露绝缘层的表面的部分。 多个孔的部分填充有包含铜的金属材料以形成细长的金属材料柱。 金属材料的细长柱具有侧壁表面。 去除图案化的掩模层以暴露金属材料的细长柱的侧壁表面。 保护层形成在金属材料的细长柱的暴露的侧壁表面上。
公开/授权文献:
- US08377816B2 Method of forming electrical connections 公开/授权日:2013-02-19
IPC结构图谱:
H | 电学 |
--H01 | 基本电气元件 |
----H01L | 半导体器件;其他类目未包含的电固体器件 |
------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
--------H01L21/67 | .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置 |
----------H01L21/71 | ..限定在组H01L21/70中的器件的特殊部件的制造 |
------------H01L21/768 | ...利用互连在器件中的分离元件间传输电流 |