发明申请
US20090230564A1 CHIP STRUCTURE AND STACKED CHIP PACKAGE AS WELL AS METHOD FOR MANUFACTURING CHIP STRUCTURES
有权
基本信息:
- 专利标题： CHIP STRUCTURE AND STACKED CHIP PACKAGE AS WELL AS METHOD FOR MANUFACTURING CHIP STRUCTURES
- 专利标题（中）：芯片结构和堆叠芯片包装作为制造芯片结构的方法
- 申请号：US12188621 申请日：2008-08-08
- 公开(公告)号：US20090230564A1 公开(公告)日：2009-09-17
- 发明人： Tsung Yueh TSAI , Yi Shao Lai , Cheng Wei Huang
- 申请人： Tsung Yueh TSAI , Yi Shao Lai , Cheng Wei Huang
- 申请人地址： TW Pintung City
- 专利权人： ADVANCED SEMICONDUCTOR ENGINEERING, INC.
- 当前专利权人： ADVANCED SEMICONDUCTOR ENGINEERING, INC.
- 当前专利权人地址： TW Pintung City
- 优先权： TW097108439 20080311
- 主分类号： H01L23/49
- IPC分类号： H01L23/49 ; H01L21/304
摘要：
A chip structure according to the present invention is provided. A plurality of pedestals extends from the back surface of the chip structure. Each of the pedestals is located at a position away from the edge of the back surface for a non-zero distance so that the pedestals of an upper chip structure will not damage the bonding pads positioned on the edge of the active surface of a lower chip structure when the upper chip structure is stacked on the active surface of the lower chip structure with the pedestals.
摘要（中）：
提供了根据本发明的芯片结构。 多个基座从芯片结构的后表面延伸。 每个基座位于远离背面的边缘的位置处非零距离，使得上部芯片结构的基座不会损坏位于下部芯片的有源表面的边缘上的接合焊盘 当上芯片结构被堆叠在具有基座的下芯片结构的有源表面上时的结构。
公开/授权文献:
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L23/00 | 半导体或其他固态器件的零部件 |
| --------H01L23/34 | .冷却装置；加热装置；通风装置或温度补偿装置 |
| ----------H01L23/482 | ..由不可拆卸地施加到半导体本体上的内引线组成的 |
| ------------H01L23/49 | ...类似线状的 |