基本信息:
- 专利标题： 穿透閘極鰭之隔離
- 专利标题（英）：Through gate fin isolation
- 专利标题（中）：穿透闸极鳍之隔离
- 申请号：TW107145501 申请日：2013-06-10
- 公开(公告)号：TW201921680A 公开(公告)日：2019-06-01
- 发明人： 鮑爾 馬克 , BOHR, MARK , 賽亞 史蒂芬 , CEA, STEPHEN , 查裴爾 芭芭拉 , CHAPPELL, BARBARA A.
- 申请人： 美商英特爾股份有限公司 , INTEL CORPORATION
- 专利权人： 美商英特爾股份有限公司,INTEL CORPORATION
- 当前专利权人： 美商英特爾股份有限公司,INTEL CORPORATION
- 代理人： 林志剛
- 优先权： 13/538,935 20120629
- 主分类号： H01L29/06
- IPC分类号： H01L29/06 ; H01L21/336 ; H01L29/66
摘要：
揭示用於例如積體電路(IC)等微電子裝置中的非平面電晶體的穿透閘極隔離。在實施例中，相鄰半導體鰭的端部藉由隔離區而彼此電隔離，隔離區是自行對準半導體鰭的閘極電極，而能夠造成更高電晶體封裝密度及其它優點。在實施例中，使用單一掩罩以形成眾多具有固定間距的犠牲佔位條，移除第一子集合佔位條，以及，在導因於第一子集合的移除之開口中，在半導體鰭中形成隔離切割，而第二子集合佔位條由閘極電極取代。
摘要（中）：
揭示用于例如集成电路(IC)等微电子设备中的非平面晶体管的穿透闸极隔离。在实施例中，相邻半导体鳍的端部借由隔离区而彼此电隔离，隔离区是自行对准半导体鳍的闸极电极，而能够造成更高晶体管封装密度及其它优点。在实施例中，使用单一掩罩以形成众多具有固定间距的犠牲占位条，移除第一子集合占位条，以及，在导因于第一子集合的移除之开口中，在半导体鳍中形成隔离切割，而第二子集合占位条由闸极电极取代。
摘要（英）：
Through gate fin isolation for non-planar transistors in a microelectronic device, such as an integrated circuit (IC). In embodiments, ends of adjacent semiconductor fins are electrically isolated from each other with an isolation region that is self-aligned to gate electrodes of the semiconductor fins enabling higher transistor packing density and other benefits. In an embodiment, a single mask is employed to form a plurality of sacrificial placeholder stripes of a fixed pitch, a first subset of placeholder stripes is removed and isolation cuts made into the semiconductor fins in openings resulting from the first subset removal while a second subset of the placeholder stripes is replaced with gate electrodes.