基本信息:
- 专利标题： 內連線結構用之複合介電界面層
- 专利标题（英）：COMPOSITE DIELECTRIC INTERFACE LAYERS FOR INTERCONNECT STRUCTURES
- 专利标题（中）：内连接结构用之复合介电界面层
- 申请号：TW106132733 申请日：2017-09-25
- 公开(公告)号：TW201826344A 公开(公告)日：2018-07-16
- 发明人： 瑞迪 卡蒲 瑟利西 , REDDY, KAPU SIRISH , 珊卡 納葛 , SHANKAR, NAGRAJ , 史旺明內森 珊卡 , SWAMINATHAN, SHANKAR , 蘭維爾 梅利哈 格茲德 , RAINVILLE, MELIHA GOZDE , 帕斯果 法蘭克 L , PASQUALE, FRANK L.
- 申请人： 美商蘭姆研究公司 , LAM RESEARCH CORPORATION
- 专利权人： 美商蘭姆研究公司,LAM RESEARCH CORPORATION
- 当前专利权人： 美商蘭姆研究公司,LAM RESEARCH CORPORATION
- 代理人： 許峻榮
- 优先权： 15/282,543 20160930
- 主分类号： H01L21/20
- IPC分类号： H01L21/20 ; H01L21/768
摘要：
具有介電常數（k）小於約7且密度至少約2.5 g/cm3之特徵的介電複合膜係沉積在部分製造的半導體元件上以作為蝕刻停止層。在一實施例中，複合膜包含選自由Al、Si、及Ge組成之群組的至少兩元素、及選自由O、N、及C組成之群組的至少一元素。在一實施例中，複合膜包括Al、Si、及O。在一實施方式中，包含曝露的介電層（例如ULK介電質）及曝露的金屬層之基板係與含鋁化合物（諸如三甲基鋁）、且依序與含矽化合物接觸。所吸附的化合物係接著使用含氧電漿（例如在含CO2氣體中形成的電漿）處理以形成包含Al、Si、及O的膜。
摘要（中）：
具有介电常数（k）小于约7且密度至少约2.5 g/cm3之特征的介电复合膜系沉积在部分制造的半导体组件上以作为蚀刻停止层。在一实施例中，复合膜包含选自由Al、Si、及Ge组成之群组的至少两元素、及选自由O、N、及C组成之群组的至少一元素。在一实施例中，复合膜包括Al、Si、及O。在一实施方式中，包含曝露的介电层（例如ULK介电质）及曝露的金属层之基板系与含铝化合物（诸如三甲基铝）、且依序与含硅化合物接触。所吸附的化合物系接着使用含氧等离子（例如在含CO2气体中形成的等离子）处理以形成包含Al、Si、及O的膜。
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
| --------H01L21/02 | .半导体器件或其部件的制造或处理 |
| ----------H01L21/027 | ..未在H01L21/18或H01L21/34组中包含的为进一步的光刻工艺在半导体之上制作掩膜 |
| ------------H01L21/18 | ...器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料 |
| --------------H01L21/20 | ....半导体材料在基片上的沉积，例如外延生长 |