基本信息:
- 专利标题： 用於光罩製作之積體電路設計方法
- 专利标题（英）：Method for making a mask for an integrated circuit design
- 专利标题（中）：用于光罩制作之集成电路设计方法
- 申请号：TW102122906 申请日：2013-06-27
- 公开(公告)号：TW201407264A 公开(公告)日：2014-02-16
- 发明人： 許照榮 , SHIN, JAW JUNG , 林世杰 , LIN, SHY JAY , 林華泰 , LIN, HUA TAI , 林本堅 , LIN, BURN JENG
- 申请人： 台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
- 申请人地址： 新竹市
- 专利权人： 台灣積體電路製造股份有限公司,TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
- 当前专利权人： 台灣積體電路製造股份有限公司,TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
- 当前专利权人地址： 新竹市
- 代理人： 洪澄文; 顏錦順
- 优先权： 13/534,765 20120627
- 主分类号： G03F1/36
- IPC分类号： G03F1/36 ; H01L21/31 ; G06F17/50
摘要：
一種用於光罩製作之積體電路設計方法包括下列步驟。接收一具有一積體電路特徵之積體電路設計布局，前述積體電路特徵具有一第一外邊界以及多個設定於第一外邊界之第一目標點。對於積體電路特徵產生一第二外邊界，且移動所有第一目標點至第二外邊界，以形成一修正過的積體電路設計布局。
摘要（中）：
一种用于光罩制作之集成电路设计方法包括下列步骤。接收一具有一集成电路特征之集成电路设计布局，前述集成电路特征具有一第一外边界以及多个设置于第一外边界之第一目标点。对于集成电路特征产生一第二外边界，且移动所有第一目标点至第二外边界，以形成一修正过的集成电路设计布局。
摘要（英）：
A method for making a mask for an integrated circuit design includes receiving an IC design layout. The IC design layout includes an IC feature with a first outer boundary and a first target points assigned to the first outer boundary. The method also includes generating a second outer boundary for the IC feature and moving all the first target points to the second outer boundary to form a modified IC design layout.
公开/授权文献:
- TWI476509B 用於光罩製作之積體電路設計方法 公开/授权日：2015-03-11