基本信息:
- 专利标题： 半導體元件及其製造方法(一) SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME
- 专利标题（英）：Semiconductor device and method for fabricating the same
- 专利标题（中）：半导体组件及其制造方法(一) SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME
- 申请号：TW093118284 申请日：2004-06-24
- 公开(公告)号：TW200525698A 公开(公告)日：2005-08-01
- 发明人： 佐藤元伸 SATO, MOTONOBU , 澤田豊治 SAWADA, TOYOJI , 大塚敏志 OTSUKA, SATOSHI
- 申请人： 富士通股份有限公司 FUJITSU LIMITED
- 申请人地址： 日本
- 专利权人： 富士通股份有限公司 FUJITSU LIMITED
- 当前专利权人： 富士通股份有限公司 FUJITSU LIMITED
- 当前专利权人地址： 日本
- 代理人： 惲軼群; 陳文郎
- 优先权： 日本 2004-015259 20040123
- 主分类号： H01L
- IPC分类号： H01L
摘要：
該半導體元件包括一形成在一基材10上方之夾層絕緣薄膜18、一埋設在該夾層絕緣薄膜18中之熔絲26，及一形成在一夾層絕緣薄膜18上方且具有一形成於其上，向下至該熔絲26的覆蓋薄膜30。在該開口中，該夾層絕緣薄膜18係被形成與該熔絲26的側壁連接，藉此該熔絲26係由該夾層絕緣薄膜18支撐，因此防止該圖案崩塌及圖案消散。在一小的間隔中，該等熔絲之寬的消散可被避免。
摘要（中）：
该半导体组件包括一形成在一基材10上方之夹层绝缘薄膜18、一埋设在该夹层绝缘薄膜18中之熔丝26，及一形成在一夹层绝缘薄膜18上方且具有一形成于其上，向下至该熔丝26的覆盖薄膜30。在该开口中，该夹层绝缘薄膜18系被形成与该熔丝26的侧壁连接，借此该熔丝26系由该夹层绝缘薄膜18支撑，因此防止该图案崩塌及图案消散。在一小的间隔中，该等熔丝之宽的消散可被避免。
摘要（英）：
The semiconductor device comprises an inter-layer insulating film 18 formed over a substrate 10, a fuse 26 buried in the inter-layer insulating film 18, and a cover film 30 formed over the inter-layer insulating film 18 and having an opening formed therein down to the fuse 26. The inter-layer insulating film 18 is formed in contact with the side wall of the fuse 26 in the opening, whereby the fuse 26 is supported with the inter-layer insulating film 18 to thereby prevent the pattern collapse and pattern scatter. The wide scatter of the fuses can be prevented, and the fuses can be arranged in a small pitch.