基本信息:
- 专利标题: 스루-실리콘 비아들과 결합된 미세 피치 싱글 다마신 백사이드 금속 재배선 라인들을 포함하는 3D 상호연결 구조
- 专利标题(英):3d interconnect structure comprising fine pitch single damascene backside metal redistribution lines combined with through-silicon vias
- 专利标题(中):三维互连结构,包括精细抛光单面大面积金属重分布线,与硅橡胶结合
- 申请号:KR1020147011201 申请日:2011-10-28
- 公开(公告)号:KR1020140069275A 公开(公告)日:2014-06-09
- 发明人: 리,케빈제이. , 보어,마크티. , 예오,앤드류더블유. , 펠토,크리스토퍼엠. , 코타리,히텐 , 사티라주,세슈브이. , 마,항-싱
- 申请人: 인텔 코포레이션
- 申请人地址: **** Mission College Boulevard, Santa Clara, California *****, U.S.A.
- 专利权人: 인텔 코포레이션
- 当前专利权人: 인텔 코포레이션
- 当前专利权人地址: **** Mission College Boulevard, Santa Clara, California *****, U.S.A.
- 代理人: 양영준; 백만기
- 国际申请: PCT/US2011/058429 2011-10-28
- 国际公布: WO2013062593 2013-05-02
- 主分类号: H01L23/48
- IPC分类号: H01L23/48 ; H01L21/60
摘要:
금속 재배선 층들(RDLs)이 스루-실리콘 비아(TSV)들과 통합되어 있고 싱글 다마신 유형 공정 흐름을 이용하는 3D 상호연결 구조 및 제조 방법이 기술된다. 이 공정 흐름 동안 허메틱 장벽 및 연마 정지 층을 제공하기 위해서 실리콘 질화물 또는 실리콘 카바이드 패시베이션 층이 얇은 장치 웨이퍼 백사이드와 RDLs 사이에 제공될 수 있다.
摘要(英):
Metal rewiring layers (RDLs) a through - 3D interconnect structure and manufacturing method of using a damascene type process flow it is integrated with the silicon vias (TSV) and the single is described. There are silicon nitride or silicon carbide passivation layer to provide a hermetic barrier and polish stop layer during the process flow can be provided between the thin device wafer backside and RDLs.
公开/授权文献:
信息查询:
EspacenetIPC结构图谱:
H | 电学 |
--H01 | 基本电气元件 |
----H01L | 半导体器件;其他类目未包含的电固体器件 |
------H01L23/00 | 半导体或其他固态器件的零部件 |
--------H01L23/48 | .用于向或自处于工作中的固态物体通电的装置,例如引线、接线端装置 |