基本信息:
- 专利标题： 스루-실리콘 비아들과 결합된 미세 피치 싱글 다마신 백사이드 금속 재배선 라인들을 포함하는 ３Ｄ 상호연결 구조
- 专利标题（英）：3d interconnect structure comprising fine pitch single damascene backside metal redistribution lines combined with through-silicon vias
- 专利标题（中）：- 三维互连结构，包括精细抛光单颗金属离子金属重分布线与硅橡胶结合
- 申请号：KR1020147011201 申请日：2011-10-28
- 公开(公告)号：KR101620767B1 公开(公告)日：2016-05-12
- 发明人： 리,케빈제이. , 보어,마크티. , 예오,앤드류더블유. , 펠토,크리스토퍼엠. , 코타리,히텐 , 사티라주,세슈브이. , 마,항-싱
- 申请人： 인텔 코포레이션
- 申请人地址： **** Mission College Boulevard, Santa Clara, California *****, U.S.A.
- 专利权人： 인텔 코포레이션
- 当前专利权人： 인텔 코포레이션
- 当前专利权人地址： **** Mission College Boulevard, Santa Clara, California *****, U.S.A.
- 代理人： 양영준; 백만기
- 国际申请： PCT/US2011/058429 2011-10-28
- 国际公布： WO2013062593 2013-05-02
- 主分类号： H01L23/48
- IPC分类号： H01L23/48 ; H01L21/60
摘要：
금속재배선층들(RDLs)이스루-실리콘비아(TSV)들과통합되어있고싱글다마신유형공정흐름을이용하는 3D 상호연결구조및 제조방법이기술된다. 이공정흐름동안허메틱장벽및 연마정지층을제공하기위해서실리콘질화물또는실리콘카바이드패시베이션층이얇은장치웨이퍼백사이드와 RDLs 사이에제공될수 있다.
摘要（英）：
Metal wiring layers (RDLs) the through-integrated with silicon via (TSV) and a 3D interconnect structure and manufacturing method of using a single damascene type process flow is described. While the process stream in order to provide a hermetic barrier, and the polishing stop layer may be provided between the silicon nitride or silicon carbide passivation layer of the thin device wafer backside and RDLs.
公开/授权文献:
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L23/00 | 半导体或其他固态器件的零部件 |
| --------H01L23/48 | .用于向或自处于工作中的固态物体通电的装置，例如引线、接线端装置 |