基本信息:
- 专利标题: 온-칩 커패시터 및 그 조립 방법
- 专利标题(英):On-chip capacitors and methods of assembling same
- 专利标题(中):片上电容器及其组装方法
- 申请号:KR1020147010079 申请日:2011-10-01
- 公开(公告)号:KR1020140069166A 公开(公告)日:2014-06-09
- 发明人: 차일즈,마이클에이. , 피셔,케빈제이. , 나타라잔,산제이에스.
- 申请人: 인텔 코포레이션
- 申请人地址: **** Mission College Boulevard, Santa Clara, California *****, U.S.A.
- 专利权人: 인텔 코포레이션
- 当前专利权人: 인텔 코포레이션
- 当前专利权人地址: **** Mission College Boulevard, Santa Clara, California *****, U.S.A.
- 代理人: 양영준; 백만기
- 国际申请: PCT/US2011/054471 2011-10-01
- 国际公布: WO2013048522 2013-04-04
- 主分类号: H01L23/48
- IPC分类号: H01L23/48 ; H01L29/00
摘要:
온-칩 커패시터 반도체 기판이 백-엔드 금속화부 위에 있는 패시베이션층(passivation layer)에 제작된다. 적어도 3개의 전극이 온-칩 커패시터에서 구성되고, 전력 및 접지 비아(via)는 상기 적어도 3개의 전극들 중 적어도 2개를 결합한다. 제1 비아는 제1, 제2, 및 제3 전극들 중 적어도 하나에 대한 제1-결합된 구성을 갖고, 제2 비아는 제1, 제2, 및 제3 전극들 중 적어도 하나에 대한 제2-결합된 구성을 가진다.
摘要(英):
The on-chip capacitor semiconductor substrate is back-are produced in the passivation layer (passivation layer) in the upper-end metallization. At least three electrodes to the on-chip capacitor is configured on, the power and ground vias (via) is coupled to at least two of the at least three electrodes. The first via the first, second, and the configuration has the first-coupling of at least one of the third electrode, the second via the first of at least one of the first, second, and third electrodes 2 has a combined configuration.
公开/授权文献:
- KR101596460B1 온-칩 커패시터 및 그 조립 방법 公开/授权日:2016-02-26
信息查询:
EspacenetIPC结构图谱:
H | 电学 |
--H01 | 基本电气元件 |
----H01L | 半导体器件;其他类目未包含的电固体器件 |
------H01L23/00 | 半导体或其他固态器件的零部件 |
--------H01L23/48 | .用于向或自处于工作中的固态物体通电的装置,例如引线、接线端装置 |