基本信息:
- 专利标题： 매립 게이트형 반도체 소자의 제조방법
- 专利标题（英）：Method of manufacturing buried gate semiconductor device
- 专利标题（中）：制造BIGIED GATE半导体器件的方法
- 申请号：KR1020100021889 申请日：2010-03-11
- 公开(公告)号：KR1020110102727A 公开(公告)日：2011-09-19
- 发明人： 김형균 , 조호진
- 申请人： 에스케이하이닉스 주식회사
- 申请人地址： 경기도 이천시 부발읍 경충대로 ****
- 专利权人： 에스케이하이닉스 주식회사
- 当前专利权人： 에스케이하이닉스 주식회사
- 当前专利权人地址： 경기도 이천시 부발읍 경충대로 ****
- 代理人： 특허법인태평양
- 主分类号： H01L21/336
- IPC分类号： H01L21/336
摘要：
본 발명은 게이트 전극물질의 보이드를 방지할 수 있는 매립 게이트형 반도체 소자의 제조방법을 개시한다. 매립 게이트형 반도체 소자의 제조방법은 반도체 기판을 일정 깊이로 식각하여 트렌치를 형성하는 단계, 상기 트렌치의 저부에 배리어막을 형성하는 단계, 상기 배리어막이 형성된 트렌치가 매립되도록 게이트 전극물질을 형성하는 단계 및 상기 게이트 전극물질을 식각하여 상기 배리어막상에 게이트 전극을 형성하는 단계를 포함한다.
摘要（英）：
The present invention discloses a method for manufacturing a buried gate-type semiconductor device capable of preventing voids of a gate electrode material. Method of manufacturing a buried gate-type semiconductor device includes forming a gate electrode material such that the step of forming a film barrier on the bottom portion of the step of forming a trench by etching the semiconductor substrate to a predetermined depth, the trench, the trench of the barrier film is formed is embedded and by etching the gate electrode material comprises forming said barrier film on the gate electrode.
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
| --------H01L21/02 | .半导体器件或其部件的制造或处理 |
| ----------H01L21/027 | ..未在H01L21/18或H01L21/34组中包含的为进一步的光刻工艺在半导体之上制作掩膜 |
| ------------H01L21/18 | ...器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料 |
| --------------H01L21/26 | ....用波或粒子辐射轰击的 |
| ----------------H01L21/335 | .....场效应晶体管 |
| ------------------H01L21/336 | ......带有绝缘栅的 |