基本信息:
- 专利标题： 半導体装置及びその製造方法
- 专利标题（英）：Semiconductor device and manufacturing method of the same
- 专利标题（中）：半导体器件及其制造方法
- 申请号：JP2013180434 申请日：2013-08-30
- 公开(公告)号：JP2015050291A 公开(公告)日：2015-03-16
- 发明人： SUGA AKIHIRO
- 申请人： マイクロン テクノロジー, インク. , Micron Technology Inc , マイクロン テクノロジー, インク.
- 专利权人： マイクロン テクノロジー, インク.,Micron Technology Inc,マイクロン テクノロジー, インク.
- 当前专利权人： マイクロン テクノロジー， インク．,Micron Technology Inc,マイクロン テクノロジー， インク．
- 优先权： JP2013180434 2013-08-30
- 主分类号： H01L21/336
- IPC分类号： H01L21/336 ; H01L21/28 ; H01L21/8242 ; H01L27/108 ; H01L29/423 ; H01L29/49 ; H01L29/78
摘要：
【課題】ゲート電極の仕事関数を自由に設定し、トランジスタの閾値電圧Vtを調整できるようにする。【解決手段】半導体装置は、半導体基板1の表層に設けられたゲート電極溝14と、前記ゲート電極溝に設けられたゲート絶縁膜5と、前記ゲート絶縁膜上に設けられ、バリア膜と仕事関数調整膜とが交互に積層された積層バリア膜4と、前記積層バリア膜上に設けられたゲート電極層6と、をゲート電極に備える。【選択図】図8
摘要（中）：
要解决的问题：使得能够自由地设置栅电极的功函数以调整晶体管的阈值电压Vt。解决方案：半导体器件包括栅极电极，其包括：栅电极沟槽14，设置在栅电极沟槽14的表面层上 半导体衬底1; 设置在栅极电极槽上的栅极绝缘膜5; 设置在栅极绝缘膜上并且其中阻挡膜和功函数调整膜交替层叠的叠层阻挡膜4; 以及设置在层叠阻挡膜上的栅电极层6。
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
| --------H01L21/02 | .半导体器件或其部件的制造或处理 |
| ----------H01L21/027 | ..未在H01L21/18或H01L21/34组中包含的为进一步的光刻工艺在半导体之上制作掩膜 |
| ------------H01L21/18 | ...器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料 |
| --------------H01L21/26 | ....用波或粒子辐射轰击的 |
| ----------------H01L21/335 | .....场效应晶体管 |
| ------------------H01L21/336 | ......带有绝缘栅的 |