基本信息:
- 专利标题： Systems and methods for generating multi-phase clocks
- 申请号：JP2002580492 申请日：2002-04-09
- 公开(公告)号：JP2004537188A 公开(公告)日：2004-12-09
- 发明人： キム，オーク , キム，ギュドン , リ，ヒュン，スン , リー，インエオル , リー，ヨンマン
- 申请人： シリコン・イメージ,インコーポレーテッド
- 专利权人： シリコン・イメージ,インコーポレーテッド
- 当前专利权人： シリコン・イメージ，インコーポレーテッド
- 优先权： US28267201 2001-04-09; US98964501 2001-11-20
- 主分类号： G06F1/06
- IPC分类号： G06F1/06 ; H03K5/15 ; H03K23/00 ; H03K23/54 ; H03L7/089 ; H03L7/099
0 −ck
5 )を伝達する。 この実施形態のクロック分周器(304)は、ステートマシンを含み、それは、例えば複数の逓減されたクロック位相を提供する改良型ジョンソンカウンタ(316)であり、それらのクロックの各々は独立した改良型シフトレジスタ(306-314)に接続される。 各改良型シフトレジスタは、D型フリップフロップを含み、各D型フリップフロップは別個のクロック位相出力を提供する。 一実施形態において、多相クロックのクロック位相出力の数は、VCOのクロック位相の数に改良型ジョンソンカウンタの所望状態の数を掛け合わせる関数である。
System and method for generating a multi-phase clocks is disclosed. Transmission In one embodiment, a multi-stage voltage controlled oscillator ( "VCO") (302), a desired number of clock phases clock divider to generate an output (304) to a plurality of clock phases (ck 0 -ck 5) to. Clock divider in this embodiment (304) includes a state machine, improvement it is, for example, a modified Johnson counter for providing a plurality of decreasing clock phase (316), each of which clock independent It is connected to the mold shift register (306-314). Each modified shift register comprises a D-type flip-flop, the D-type flip-flop providing a separate clock phase output. In one embodiment, the number of clock phases output of the multiphase clocks is a function of multiplying the number of the desired state of the modified Johnson counter to the number of VCO clock phases.