基本信息:
- 专利标题： VARIABLE READ DELAY SYSTEM
- 专利标题（中）：系统ZUR VARIABLENLESEVERZÖGERUNG
- 申请号：EP15718001.9 申请日：2015-03-20
- 公开(公告)号：EP3114689A1 公开(公告)日：2017-01-11
- 发明人： KIM, Jung Pill , KIM, Taehyun , KIM, Sungryul , DONG, Xiangyu
- 申请人： Qualcomm Incorporated
- 申请人地址： 5775 Morehouse Drive San Diego, CA 92121-1714 US
- 专利权人： Qualcomm Incorporated
- 当前专利权人： Qualcomm Incorporated
- 当前专利权人地址： 5775 Morehouse Drive San Diego, CA 92121-1714 US
- 代理机构： Dunlop, Hugh Christopher
- 优先权： US201414266326 20140430
- 国际公布： WO2015167690 20151105
- 主分类号： G11C7/08
- IPC分类号： G11C7/08 ; G11C7/06 ; G11C7/10
摘要：
A device includes a plurality of memory cells of a memory array, a sense amplifier of the memory array, and selection logic of the memory array. The sense amplifier is configured to sense at least one data value from at least one memory cell of the plurality of memory cells. The selection logic is configured to select between causing the sense amplifier to sense the at least one data value using a first sensing delay and causing the sense amplifier to sense the at least one data value using a second sensing delay. The second sensing delay is longer than the first sensing delay.
摘要（中）：
一种器件包括存储器阵列的多个存储单元，存储器阵列的读出放大器和存储器阵列的选择逻辑。 感测放大器被配置为感测来自多个存储器单元中的至少一个存储单元的至少一个数据值。 选择逻辑被配置为在使感测放大器使用第一感测延迟来感测至少一个数据值并使得感测放大器使用第二感测延迟来感测至少一个数据值之间进行选择。 第二感测延迟比第一感测延迟更长。
公开/授权文献:
- EP3114689B1 VARIABLE READ DELAY SYSTEM 公开/授权日：2017-09-20