基本信息:
- 专利标题： Clock-edge modulated serial link with DC-balance control
- 专利标题（中）：与直流电压控制串行时钟边缘调制相结合
- 申请号：EP12167375.0 申请日：2006-10-18
- 公开(公告)号：EP2501090B1 公开(公告)日：2014-09-03
- 发明人： Kim, Gyudong , Choe, Won Jun , Kim, Jaeha , Lee, Bong-Joon , Kim, Min-Kyu , Jeong, Deog-Kyoon
- 申请人： Silicon Image, Inc.
- 申请人地址： 1060 East Arques Avenue Sunnyvale, CA 94085 US
- 专利权人： Silicon Image, Inc.
- 当前专利权人： Silicon Image, Inc.
- 当前专利权人地址： 1060 East Arques Avenue Sunnyvale, CA 94085 US
- 代理机构： Hackney, Nigel John
- 优先权： US264303 20051031
- 主分类号： H04L25/49
- IPC分类号： H04L25/49 ; H04L7/00
公开/授权文献:
- EP2501090B8 Clock-edge modulated serial link with DC-balance control 公开/授权日：2014-11-05
IPC结构图谱:
| H | 电学 |
| --H04 | 电通信技术 |
| ----H04L | 数字信息的传输，例如电报通信 |
| ------H04L25/00 | 基带系统 |
| --------H04L25/02 | .零部件 |
| ----------H04L25/40 | ..发送电路；接收电路 |
| ------------H04L25/49 | ...在发射机处应用码变换；应用预失真；插入空码以得到所需频谱；应用3个或3个以上的幅度电平 |