基本信息:
- 专利标题： 晶片级老化和测试
- 专利标题（英）：Wafer-level burn-in and test
- 申请号：CN97196465.3 申请日：1997-05-15
- 公开(公告)号：CN1272632C 公开(公告)日：2006-08-30
- 发明人： I·Y·汉德罗斯 , D·V·佩德森
- 申请人： 佛姆法克特股份有限公司
- 申请人地址： 美国加利福尼亚州
- 专利权人： 佛姆法克特股份有限公司
- 当前专利权人： 佛姆法克特股份有限公司
- 当前专利权人地址： 美国加利福尼亚州
- 代理机构： 上海专利商标事务所有限公司
- 代理人： 张政权
- 优先权： 60/005,189 1996.05.17 US; 60/020,869 1996.06.27 US; 60/024,405 1996.08.22 US; 60/024,555 1996.08.26 US; 60/030,697 1996.11.13 US; 60/032,666 1996.12.13 US; 60/034,053 1996.12.31 US; 08/784,862 1997.01.15 US; 08/788,740 1997.01.24 US; 08/802,054 1997.02.18 US; 08/819,464 1997.03.17 US; 08/852,152 1997.05.06 US; PCT/US96/08107 1996.05.24 WO
- 国际申请： PCT/US1997/008604 1997.05.15
- 国际公布： WO1997/043656 EN 1997.11.20
- 进入国家日期： 1999-01-15
- 主分类号： G01R1/073
- IPC分类号： G01R1/073 ; G01R1/067 ; G01R31/316
摘要：
对半导体器件进行晶片级老化和测试的技术包括具有诸如ASIC等安装到互连衬底或安装在其中的有源电子元件的测试衬底、在ASIC和被测试晶片(WUT)上的多个被测试器件(DUT)之间实行互连的金属弹性接触元件，它们都被置于真空容器中，从而可在与DUT的老化温度无关或明显低于该温度的温度下操作ASIC。弹性接触元件可以安装到DUT或ASIC，且可成扇形发散以放宽使ASIC和DUT对准和互连的公差限制。由于ASIC能在相对少的信号线上接收来自主控制器的多个用于测试DUT的信号，并在ASIC和DUT之间相对多的互连上传播这些信号，所以互连的数目明显减少，继而简化了互连衬底。ASIC还可响应于来自主控制器的控制信号产生这些信号中的至少一部分。还描述了具体对准技术。在ASIC的正面微切削加工而成的凹痕保证了俘获弹性接触元件的自由端。ASIC背面及互连衬底正面经微切削加工而成的特征有利于使支撑衬底上的多个ASIC精确对准。
公开/授权文献:
- CN1225724A 晶片级老化和测试 公开/授权日：1999-08-11