
基本信息:
- 专利标题: 电容隔离器及其制备方法
- 申请号:CN202410706029.5 申请日:2024-06-03
- 公开(公告)号:CN118315291A 公开(公告)日:2024-07-09
- 发明人: 陈燕宁 , 刘芳 , 吴波 , 夏雨俨 , 陶然 , 吴永玉 , 赵扬 , 邓永峰 , 章明瑞
- 申请人: 北京智芯微电子科技有限公司 , 浙江大学
- 申请人地址: 北京市海淀区西小口路66号中关村东升科技园A区3号楼
- 专利权人: 北京智芯微电子科技有限公司,浙江大学
- 当前专利权人: 北京智芯微电子科技有限公司,浙江大学
- 当前专利权人地址: 北京市海淀区西小口路66号中关村东升科技园A区3号楼
- 代理机构: 北京润平知识产权代理有限公司
- 代理人: 赵小雨
- 主分类号: H01L21/60
- IPC分类号: H01L21/60 ; H04L25/02 ; H01L25/16 ; H01L23/64 ; H01L23/48 ; H01L21/768
摘要:
本发明提供一种电容隔离器及其制备方法,属于半导体制造技术领域。该电容隔离器制备方法包括:分别制备隔离电容芯片、发射机芯片和接收机芯片,发射机芯片和/或接收机芯片设置有硅通孔;将发射机芯片和接收机芯片分别与隔离电容芯片进行键合,得到电容隔离器。使电容器的耐压性能不再受制于集成电路后端金属互联层的厚度,提高了电容器耐压,可以避免在金属间绝缘层的沉积过程中对硅衬底产生较大的机械应力,降低了衬底弯曲或碎裂和器件失效的风险,从而提高了器件的可靠性。通过将传统的二维集成电路转变为三维集成电路,提高芯片面积率用率,提供了更优的电路连接,降低应力引发器件失效的风险,提高器件可靠性。
公开/授权文献:
- CN118315291B 电容隔离器及其制备方法 公开/授权日:2024-08-23
IPC结构图谱:
H | 电学 |
--H01 | 基本电气元件 |
----H01L | 半导体器件;其他类目未包含的电固体器件 |
------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
--------H01L21/02 | .半导体器件或其部件的制造或处理 |
----------H01L21/027 | ..未在H01L21/18或H01L21/34组中包含的为进一步的光刻工艺在半导体之上制作掩膜 |
------------H01L21/50 | ...应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的 |
--------------H01L21/60 | ....引线或其他导电构件的连接,用于工作时向或由器件传导电流 |