基本信息:
- 专利标题： 一种用于卷积神经网络的内存计算eDRAM加速器
- 申请号：CN202111169936.3 申请日：2021-10-08
- 公开(公告)号：CN113946310B 公开(公告)日：2025-08-12
- 发明人： 张宏图 , 束宇豪 , 哈亚军
- 申请人： 上海科技大学
- 申请人地址： 上海市浦东新区华夏中路393号
- 专利权人： 上海科技大学
- 当前专利权人： 上海科技大学
- 当前专利权人地址： 上海市浦东新区华夏中路393号
- 代理机构： 上海申汇专利代理有限公司
- 代理人： 翁若莹; 柏子雵
- 主分类号： G06F5/16
- IPC分类号： G06F5/16 ; G06N3/063
摘要：
本发明提供了一种用于卷积神经网络的内存计算eDRAM加速器，其特征在于，包括四个P2ARAM块，每个P2ARAM块包括由64x16个5T1C乒乓eDRAM位单元组成的5T1C乒乓eDRAM位单元阵列，在每个P2ARAM块中，由64X2个数字时间转换器从行方向将4比特激活值转换成不同的脉冲宽度，并输入到5T1C乒乓eDRAM位单元阵列中进行计算；而在5T1C乒乓eDRAM位单元阵列的列方向共得到16X2个卷积结果输出。本发明提出的卷积神经加速器使用了：5T1C乒乓eDRAM位单元并行多比特存储和卷积；在不额外增加面积开销的情况下，将累积位线的输入采样电容分摊到CDAC阵列的符号‑数值SAR ADC单元，提出了S2M‑ADC方案。通过这种方式，本发明公开的基于eDRAM的存内计算神经网络加速器达到峰值计算密度为59.1TOPS/mm2，比之前的工作高出约30倍。
公开/授权文献:
- CN113946310A 一种用于卷积神经网络的内存计算eDRAM加速器 公开/授权日：2022-01-18
IPC结构图谱:
| G | 物理 |
| --G06 | 计算；推算；计数 |
| ----G06F | 电数字数据处理 |
| ------G06F5/00 | 无须改变所处理的数据的位数或内容的数据变换的方法或装置 |
| --------G06F5/06 | .用于改变数据流速度的，即速度调整的 |
| ----------G06F5/16 | ..多元系统，即，使用为进行入列或出列操作可以交替存取的两个或多个类似的装置，例如，乒乓缓冲寄存器 |