基本信息:
- 专利标题： 一种功率半导体模块衬底优化设计方法
- 申请号：CN202110301447.2 申请日：2021-03-22
- 公开(公告)号：CN113065307B 公开(公告)日：2022-05-17
- 发明人： 周宇 , 陈宇 , 李成敏 , 罗皓泽 , 李武华 , 何湘宁
- 申请人： 浙江大学
- 申请人地址： 浙江省杭州市西湖区余杭塘路866号
- 专利权人： 浙江大学
- 当前专利权人： 浙江大学
- 当前专利权人地址： 浙江省杭州市西湖区余杭塘路866号
- 主分类号： G06F30/392
- IPC分类号： G06F30/392 ; G06N3/12 ; G06F111/06
摘要：
本发明公开了一种功率半导体模块衬底优化设计方法，包括以下步骤：S1、将衬底设计所需芯片参数和设计规则作为设计输入；S2、读取衬底范式库；S3、将范式编号、回路数量、芯片间距和布线宽度组成遗传序列，产生初始种群；S4、生成衬底布图；S5、计算布图面积和换流电感；S6、以布图面积和换流电感最小为目标，产生子代种群；S7、跳转至S3进行迭代，直到最大迭代次数K，获取帕累托前沿解作为结果输出。本发明的主要特征是以布图范式库为基础，使用简洁变量构成的遗传序列生成衬底布图，再基于遗传算法计算面积和换流电感最低的布图方案。相比现有使用位置编码的优化方法，可避免设计规则检查，缩小搜索范围，实现功率模块布局的紧凑低感优化。
公开/授权文献:
- CN113065307A 一种功率半导体模块衬底优化设计方法 公开/授权日：2021-07-02
IPC结构图谱:
| G06F30/392 | 平面规划或布局，例如,分区或放置 |