基本信息:
- 专利标题： 一种低夹断电压的JFET结构及制作方法
- 申请号：CN202010057743.8 申请日：2020-01-19
- 公开(公告)号：CN111244155B 公开(公告)日：2023-03-07
- 发明人： 段文婷 , 房子荃
- 申请人： 上海华虹宏力半导体制造有限公司
- 申请人地址： 上海市浦东新区张江高科技园区祖冲之路1399号
- 专利权人： 上海华虹宏力半导体制造有限公司
- 当前专利权人： 上海华虹宏力半导体制造有限公司
- 当前专利权人地址： 上海市浦东新区张江高科技园区祖冲之路1399号
- 代理机构： 上海浦一知识产权代理有限公司
- 代理人： 戴广志
- 主分类号： H01L29/06
- IPC分类号： H01L29/06 ; H01L21/337 ; H01L29/80
摘要：
本发明提供一种低夹断电压的JFET结构及制作方法，P型衬底，位于P型衬底上的N型深阱；位于N型深阱中的P型注入区，该P型注入区将N型深阱隔离为位于P型注入区下方的第一N型深阱和位于P型注入区上方的第二N型深阱；位于第二N型深阱上的第一、第二场氧区，该两个场氧区之间设有P型重掺杂区。本发明通过将待夹断区域N型深阱的深度变浅来实现低夹断电压，P型注入区将N型深阱分为上下两部分，P型注入区通过P阱从表面引出接地，利用P型重掺杂区和P型注入区夹断上部分的N型深阱，来达到降低夹断电压的目的。
公开/授权文献:
- CN111244155A 一种低夹断电压的JFET结构及制作方法 公开/授权日：2020-06-05