
基本信息:
- 专利标题: 一种基于忆阻的四位二进制乘法器电路
- 申请号:CN201910919319.7 申请日:2019-09-26
- 公开(公告)号:CN110705193B 公开(公告)日:2020-10-02
- 发明人: 王延峰 , 耿盛涛 , 李盼龙 , 梁恩豪 , 杨秦飞 , 杨宇理 , 李智 , 张桢桢 , 孙军伟 , 余培照 , 王英聪 , 黄春 , 方洁 , 张勋才 , 王妍
- 申请人: 郑州轻工业学院
- 申请人地址: 河南省郑州市金水区东风路5号
- 专利权人: 郑州轻工业学院
- 当前专利权人: 郑州轻工业学院
- 当前专利权人地址: 河南省郑州市金水区东风路5号
- 代理机构: 郑州优盾知识产权代理有限公司
- 代理人: 栗改
- 主分类号: G06F30/33
- IPC分类号: G06F30/33 ; H03K19/20
摘要:
本发明提出了一种基于忆阻的四位二进制乘法器电路,包括四位元加法器和乘法单元,四位元加法器与乘法单元相连接,乘法单元和四位元加法器均是基于忆阻的;第一乘法单元、第二乘法单元、第三乘法单元和第四乘法单元的一组输入端与第一乘数的四个输入信号相连接,第一乘法单元、第二乘法单元、第三乘法单元和第四乘法单元的另一组输入端依次分别与第二乘数的一个输入信号相连接;第一乘法单元和第二乘法单元的输出端分别与第一四位元加法器的第一输入端和第二输入端相连接。本发明所输出的结果符合四位乘法器实现的逻辑功能,可对输入到电路当中的信号做四位相乘运算,将在未来的信息技术中具有很远大的发展空间。
公开/授权文献:
- CN110705193A 一种基于忆阻的四位二进制乘法器电路 公开/授权日:2020-01-17
IPC结构图谱:
G06F30/33 | 设计验证,例如功能仿真或模型检查 |