基本信息:
- 专利标题： 用于具有并联耦接的积分器的ΔΣADC的方法和设备
- 专利标题（英）：Methods and apparatus for a delta sigma ADC with parallel-connected integrators
- 申请号：CN201710158469.1 申请日：2017-03-17
- 公开(公告)号：CN107508600A 公开(公告)日：2017-12-22
- 发明人： 大西章申
- 申请人： 半导体元件工业有限责任公司
- 申请人地址： 美国亚利桑那
- 专利权人： 半导体元件工业有限责任公司
- 当前专利权人： 半导体元件工业有限责任公司
- 当前专利权人地址： 美国亚利桑那
- 代理机构： 中国国际贸易促进委员会专利商标事务所
- 代理人： 魏小薇
- 优先权： 15/181,942 2016.06.14 US
- 主分类号： H03M3/02
- IPC分类号： H03M3/02 ; H03M3/04
摘要：
本发明涉及用于具有并联耦接的积分器的ΔΣADC的方法和设备。本发明技术的各种实施方案可包括用于Δ-ΣADC的方法和装置。所述方法和装置可包括接收)通往至少两个并联连接的第一级积分器和对应的反馈DAC的输入信号，以及同时通过所述第一级积分器中的每个对所述输入信号进行积分。所述方法和装置还可以包括与所述第一级积分器串联连接的第二级积分器、量化器和耦接在所述量化器的输出与所述第一级积分器的输入之间的数模转换器。
摘要（英）：
Various embodiments of the present technology may comprise a method and device for a delta-sigma ADC. The method and device may comprise receiving an input signal to at least two parallel-connected first-stage integrators and corresponding feedback DACs, and simultaneously integrating the input signal by each of the first-stage integrators. The method and device may further comprise a second stage integrator connected in series with the first-stage integrators, a quantizer, and digital to analog converters, coupled between the output of the quantizer and the inputs of the first-stage integrators.
公开/授权文献:
- CN107508600B 用于具有并联耦接的积分器的ΔΣADC的方法和设备 公开/授权日：2023-05-26
IPC结构图谱:
| H | 电学 |
| --H03 | 基本电子电路 |
| ----H03M | 一般编码、译码或代码转换 |
| ------H03M3/00 | 模拟值转换到差分调制或相反转换 |
| --------H03M3/02 | .增量调制，即单比特差分调制 |