基本信息:
- 专利标题： 非易失性存储器中的错误校正
- 专利标题（英）：Error correction in non-volatile memory
- 申请号：CN201380079212.7 申请日：2013-09-27
- 公开(公告)号：CN105706059A 公开(公告)日：2016-06-22
- 发明人： Z·S·关 , R·H·莫特瓦尼 , K·潘加尔 , P·S·丹勒
- 申请人： 英特尔公司
- 申请人地址： 美国加利福尼亚州
- 专利权人： 英特尔公司
- 当前专利权人： 英特尔公司
- 当前专利权人地址： 美国加利福尼亚州
- 代理机构： 中国专利代理(香港)有限公司
- 代理人： 李啸; 付曼
- 国际申请： PCT/US2013/062405 2013.09.27
- 国际公布： WO2015/047334 EN 2015.04.02
- 进入国家日期： 2016-02-26
- 主分类号： G06F11/10
- IPC分类号： G06F11/10 ; G06F12/00
摘要：
描述了存储器中用于错误校正的装置、系统和方法。在一个实施例中，存储器控制器包括逻辑以接收对存储在存储器中的数据的读取请求，检索该数据以及至少一个相关的错误校正码字，其中该数据以及相关的错误校正码字跨存储器中的多个存储装置分布，应用第一错误校正例程解码通过该数据检索的错误校正码字并响应于错误校正码字中的不可校正的错误，对存储器中的该多个设备应用第二错误校正例程。还公开并要求保护其他实施例。
摘要（英）：
Apparatus, systems, and methods for error correction in memory are described. In one embodiment, a memory controller comprises logic to receive a read request for data stored in a memory, retrieve the data and at least one associated error correction codeword, wherein the data and an associated error correction codeword is distributed across a plurality of memory devices in memory, apply a first error correction routine to decode the error correction codeword retrieved with the data and in response to an uncorrectable error in the error correction codeword, apply a second error correction routine to the plurality of devices in memory. Other embodiments are also disclosed and claimed.
公开/授权文献:
- CN105706059B 非易失性存储器中的错误校正 公开/授权日：2019-09-06
IPC结构图谱:
| G | 物理 |
| --G06 | 计算；推算；计数 |
| ----G06F | 电数字数据处理 |
| ------G06F11/00 | 计算机 |
| --------G06F11/07 | .响应错误的产生，例如，容错 |
| ----------G06F11/08 | ..用数据表示中的冗余码作错误检测或校正，例如，应用校验码 |
| ------------G06F11/10 | ...对编码信息添加特定的码或符号，例如，奇偶校验、除9或除11校验 |