基本信息:
- 专利标题： 制造和测试芯片封装的方法
- 专利标题（英）：Method of manufacturing and testing a chip package
- 申请号：CN201410022101.9 申请日：2014-01-17
- 公开(公告)号：CN103943526A 公开(公告)日：2014-07-23
- 发明人： G.比尔 , P.奥西米茨 , M.冯达克
- 申请人： 英飞凌科技股份有限公司
- 申请人地址： 德国瑙伊比贝尔格市坎芘昂1-12号
- 专利权人： 英飞凌科技股份有限公司
- 当前专利权人： 英飞凌科技股份有限公司
- 当前专利权人地址： 德国瑙伊比贝尔格市坎芘昂1-12号
- 代理机构： 中国专利代理(香港)有限公司
- 代理人： 刘金凤; 徐红燕
- 优先权： 13/745550 2013.01.18 US
- 主分类号： H01L21/66
- IPC分类号： H01L21/66
摘要：
描述了一种生产和测试芯片封装的方法。要生产的芯片封装包括包含集成电路的半导体芯片和被附着到半导体芯片的加强结构。此外，该芯片封装具有下主面和与下主面相对的上主面，其中，所述下主面至少部分地由半导体芯片的暴露表面形成，并且上主面由芯片封装的外部端子焊盘被布置在其上的加强结构的端子表面形成。在生产之后，使封装经受封装级老化测试。
摘要（英）：
A method of producing and testing a chip package is described. The chip package to be produced includes a semiconductor chip containing an integrated circuit and a reinforcing structure attached to the semiconductor chip. Further, the chip package has a lower main face and an upper main face opposite to the lower main face, wherein the lower main face is at least partly formed by an exposed surface of the semiconductor chip and the upper main face is formed by a terminal surface of the reinforcing structure on which external terminal pads of the chip package are arranged. After production, the package is subjected to a package-level burn-in test.
公开/授权文献:
- CN103943526B 制造和测试芯片封装的方法 公开/授权日：2017-06-27
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
| --------H01L21/66 | .在制造或处理过程中的测试或测量 |