基本信息:
- 专利标题： 多级模/数转换器和校准所述转换器的方法
- 专利标题（英）：Multistage analog/digital converter and method for calibrating the converter
- 申请号：CN200680053504.3 申请日：2006-02-27
- 公开(公告)号：CN101390291B 公开(公告)日：2011-09-07
- 发明人： G·A·塞素拉 , R·G·马索利尼
- 申请人： 意法半导体股份有限公司
- 申请人地址： 意大利布里安扎
- 专利权人： 意法半导体股份有限公司
- 当前专利权人： 意法半导体国际有限公司
- 当前专利权人地址： 意大利布里安扎
- 代理机构： 中国专利代理(香港)有限公司
- 代理人： 王岳; 张志醒
- 国际申请： PCT/IT2006/000117 2006.02.27
- 国际公布： WO2007/096920 EN 2007.08.30
- 进入国家日期： 2008-08-27
- 主分类号： H03M1/10
- IPC分类号： H03M1/10 ; H03M1/40 ; H03M1/44 ; H03M1/16
Multistage ADC (1) for converting in multi-step cycles, analogue samples (VJn) of an input signal (VIn) into digital codes (Dout) each cycle resolving at least one bit of digital code (Dout), the converter (1) including: a generation block (3) of a pseudorandom sequence (Y'ts) to be summed to said analogue samples, obtaining a second sequence (V+in) of analog samples; conversion means (5) with controllable digital gain (g), receiving the second sequence (V+in) and outputting bits of the digital codes (Dout); a feedback loop (2, 6, 7, 8) for performing the multi-step conversion cycles, with a loop gain (GLoop); a digital calibration block (9) matching the digital gain (g) to the loop gain (GLoop); said second sequence (V+in) including predetermined samples with no contribution of said pseudorandom sequence (gamma-ts); a prediction block (10) to produce a digital estimation (Dout) of the input signal (Vin).
公开/授权文献:
- CN101390291A 多级模/数转换器和校准所述转换器的方法 公开/授权日：2009-03-18
IPC结构图谱:
| H | 电学 |
| --H03 | 基本电子电路 |
| ----H03M | 一般编码、译码或代码转换 |
| ------H03M1/00 | 模/数转换；数/模转换 |
| --------H03M1/10 | .校正或测试 |