会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
首页 / 专利库 / 资料储存系统 / 随机存取存储器 / 磁阻随机存取存储器件

磁阻随机存取存储器件

阅读:185发布:2020-05-12

IPRDB可以提供磁阻随机存取存储器件专利检索,专利查询,专利分析的服务。并且本发明提供一种磁阻随机存取存储(MRAM)器件,该MRAM器件包括:下电极;阻挡图案,在下电极上并包括处于非晶态的二元金属硼化物;籽晶图案,在阻挡图案上并包括金属;在籽晶图案上的MTJ结构;以及在MTJ结构上的上电极。,下面是磁阻随机存取存储器件专利的具体信息内容。

1.一种磁阻随机存取存储器件,包括:下电极;

在所述下电极上的阻挡图案,所述阻挡图案包括处于非晶态的二元金属硼化物;

在所述阻挡图案上的籽晶图案,所述籽晶图案包括金属;

在所述籽晶图案上的磁隧道结结构;以及在所述磁隧道结结构上的上电极。

2.如权利要求1所述的磁阻随机存取存储器件,其中所述阻挡图案包括钽硼化物、钛硼化物、铪硼化物、锆硼化物、钒硼化物、铌硼化物和钪硼化物中的一种。

3.如权利要求1所述的磁阻随机存取存储器件,其中所述阻挡图案包括钽硼化物。

4.如权利要求3所述的磁阻随机存取存储器件,其中所述阻挡图案包括在5wt%至40wt%的范围内的量的硼。

5.如权利要求1所述的磁阻随机存取存储器件,其中所述籽晶图案包括钌、铼、铱、铑和铪中的一种。

6.如权利要求1所述的磁阻随机存取存储器件,其中所述籽晶图案包括钌。

7.如权利要求6所述的磁阻随机存取存储器件,其中所述阻挡图案包括钽硼化物。

8.如权利要求1所述的磁阻随机存取存储器件,其中所述下电极包括钛氮化物、钽氮化物或钨氮化物。

9.如权利要求1所述的磁阻随机存取存储器件,还包括:在所述阻挡图案和所述籽晶图案之间的粘附图案。

10.如权利要求9所述的磁阻随机存取存储器件,其中所述粘附图案包括钽或钛。

11.如权利要求1所述的磁阻随机存取存储器件,其中所述阻挡图案的所述二元金属硼化物的第一形成能小于用于由所述籽晶图案的金属和硼形成金属硼化物的第二形成能。

12.如权利要求1所述的磁阻随机存取存储器件,其中所述阻挡图案的所述二元金属硼化物的第一形成能具有负值。

13.如权利要求1所述的磁阻随机存取存储器件,其中所述阻挡图案的所述二元金属硼化物在等于或大于400℃的温度保持非晶。

14.一种磁阻随机存取存储器件,包括:下电极;

在所述下电极上的阻挡图案,所述阻挡图案包括通过结合第一金属和硼而形成的第一金属硼化物;

在所述阻挡图案上的籽晶图案,所述籽晶图案包括第二金属;

在所述籽晶图案上的磁隧道结结构;以及在所述磁隧道结结构上的上电极,其中所述第一金属硼化物的形成能小于通过结合第二金属和硼而形成的第二金属硼化物的形成能。

15.如权利要求14所述的磁阻随机存取存储器件,其中所述阻挡图案处于非晶态。

16.如权利要求14所述的磁阻随机存取存储器件,其中所述阻挡图案仅包括一种类型的所述第一金属。

17.如权利要求16所述的磁阻随机存取存储器件,其中所述阻挡图案包括钽硼化物。

18.如权利要求14所述的磁阻随机存取存储器件,其中所述籽晶图案包括钌。

19.如权利要求14所述的磁阻随机存取存储器件,还包括:在所述阻挡图案和所述籽晶图案之间的粘附图案。

20.如权利要求19所述的磁阻随机存取存储器件,其中所述粘附图案包括钽或钛。

21.一种磁阻随机存取存储器件,包括:下电极;

在所述下电极上的阻挡图案,所述阻挡图案包括非晶态的三元金属硼氮化物;

在所述阻挡图案上的籽晶图案,所述籽晶图案包括金属;

在所述籽晶图案上的磁隧道结结构;以及在所述磁隧道结结构上的上电极。

22.如权利要求21所述的磁阻随机存取存储器件,其中所述阻挡图案包括钽硼氮化物、钛硼氮化物、铪硼氮化物、锆硼氮化物、钒硼氮化物、铌硼氮化物和钪硼氮化物中的一种。

23.如权利要求22所述的磁阻随机存取存储器件,其中所述阻挡图案包括钽硼氮化物。

24.如权利要求23所述的磁阻随机存取存储器件,其中所述阻挡图案包括在2.5wt%至20wt%的范围内的量的硼以及在2.5wt%至

20wt%的范围内的量的氮。

25.如权利要求21所述的磁阻随机存取存储器件,其中所述籽晶图案包括钌、铼、铱、铑和铪中的一种。

说明书全文

磁阻随机存取存储器件

技术领域

[0001] 本发明构思涉及磁阻随机存取存储(MRAM)器件。

背景技术

[0002] 磁隧道结(MTJ)结构可以嵌入在逻辑器件中。在逻辑器件的制造中,在MTJ结构形成在逻辑器件中之后,MTJ结构会经受用于形成布线的高温工艺。MTJ结构的特性会受下电极的结晶度影响。

发明内容

[0003] 示例实施方式提供一种具有良好特性的MRAM器件。
[0004] 根据示例实施方式,提供一种MRAM器件。MRAM器件可以包括:下电极;阻挡图案,在下电极上并且包括处于非晶态的二元金属硼化物;籽晶图案,在阻挡图案上并包括金属;在籽晶图案上的MTJ结构;以及在MTJ结构上的上电极。
[0005] 根据示例实施方式,提供一种MRAM器件。MRAM器件可以包括:下电极;阻挡图案,在下电极上并且包括通过结合第一金属和硼而形成的第一金属硼化物;籽晶图案,在阻挡图案上并且包括第二金属;MTJ结构,在籽晶图案上;以及在MTJ结构上的上电极。第一金属硼化物的形成能可以小于通过结合第二金属和硼而形成的第二金属硼化物的形成能。
[0006] 根据示例实施方式,提供一种MRAM器件。MRAM器件可以包括:下电极;阻挡图案,在下电极上并且包括处于非晶态的三元金属硼氮化物;籽晶图案,在阻挡图案上并且包括金属;在籽晶图案上的MTJ结构;以及在MTJ结构上的上电极。
[0007] 根据示例实施方式,提供一种MRAM器件。MRAM器件可以包括:在基板上的有源鳍;在有源鳍上的栅极结构;第一和第二源极/漏极层,在有源鳍的与栅极结构相邻的部分上;
源极线,电连接到第一源极/漏极层;下电极,电连接到第二源极/漏极层;阻挡图案,在下电极上,该阻挡图案包括处于非晶态的二元金属硼化物;在阻挡图案上的籽晶图案,该籽晶图案包括金属;在籽晶图案上的MTJ结构;在MTJ结构上的上电极;以及电连接到上电极的位线。
[0008] 根据示例实施方式的MRAM器件可以包括在下电极和籽晶图案之间的阻挡图案,因此,可以在高温工艺期间保持籽晶图案上的固定层图案的期望特性,例如其磁化方向。

附图说明

[0009] 通过参照附图详细描述本发明构思的示范性实施方式,本发明构思的这些和其它特征将变得更加明显,附图中:
[0010] 图1是示出根据示例实施方式的MRAM器件的截面图;
[0011] 图2是示出根据示例实施方式的制造MRAM器件的方法的截面图;
[0012] 图3是示出根据示例实施方式的MRAM器件的截面图;
[0013] 图4和图5是示出根据示例实施方式的MRAM器件的截面图;以及
[0014] 图6至图27是示出根据示例实施方式的制造MRAM器件的方法的平面图和截面图。

具体实施方式

[0015] 下面将参照附图详细描述本发明构思的示范性实施方式。然而,本发明构思可以以不同的形式实施,而不应被解释为限于这里阐述的实施方式。在附图中,为了清楚起见,可以夸大层和区域的厚度。在整个说明书和附图中,相同的附图标记可以指代相同的元件。
[0016] 图1是示出根据示例实施方式的MRAM器件的截面图。
[0017] 参照图1,MRAM器件可以包括顺序堆叠在基板100上的下电极115、第一阻挡图案125、粘附图案135、籽晶图案145、MTJ结构185和上电极195。MTJ结构185可以包括顺序堆叠的固定层图案155、隧道势垒层图案165和自由层图案175。
[0018] 基板100可以包括半导体材料(例如硅、锗、硅锗)或III-V半导体化合物(例如GaP、GaAs、GaSb等)。在示例实施方式中,基板100可以是绝缘体上硅(SOI)基板或绝缘体上锗(GOI)基板。
[0019] MRAM器件的各种组成元件(例如字线、晶体管、二极管、源极/漏极层、接触插塞、通路、布线等)以及覆盖所述组成元件的绝缘夹层可以形成在基板100上。
[0020] 下电极115可以包括金属氮化物,例如钛氮化物、钽氮化物、钨氮化物等。
[0021] 第一阻挡图案125可以阻挡下电极115的结晶度对籽晶图案145的影响。在示例实施方式中,第一阻挡图案125可以包括处于非晶态的二元金属化合物,并且例如在等于或大于约400℃的高温保持非晶。另外,第一阻挡图案125可以包括在下电极115上具有良好粗糙度的材料,例如硼。
[0022] 因此,第一阻挡图案125可以包括二元金属硼化物,例如钽硼化物、钛硼化物、铪硼化物、锆硼化物、钒硼化物、铌硼化物、钪硼化物等。例如,第一阻挡图案125可以包括钽硼化物、钛硼化物、铪硼化物、锆硼化物、钒硼化物、铌硼化物和钪硼化物中的一种。
[0023] 在示例实施方式中,第一阻挡图案125可以包括钽硼化物,其可以包括在约5wt%至约40wt%的范围内的量的硼。
[0024] 或者,第一阻挡图案125可以包括三元金属硼氮化物。例如,第一阻挡图案125可以包括钽硼氮化物、钛硼氮化物、铪硼氮化物、锆硼氮化物、钒硼氮化物、铌硼氮化物、钪硼氮化物等。在示例实施方式中,第一阻挡图案125可以包括钽硼氮化物、钛硼氮化物、铪硼氮化物、锆硼氮化物、钒硼氮化物、铌硼氮化物和钪硼氮化物中的一种。
[0025] 在示例实施方式中,第一阻挡图案125可以包括钽硼氮化物,其可以包括在约2.5wt%至约20wt%的范围内的量的硼和在约2.5wt%至约20wt%的范围内的量的氮。
[0026] 粘附图案135可以增强第一阻挡图案125和籽晶图案145之间的粘附力。在示例实施方式中,粘附图案135可以包括钽、钛等。
[0027] 籽晶图案145可以用于促进MTJ结构185的固定层图案155在期望的晶向上生长。籽晶图案145可以包括金属,例如钌、铼、铱、铑、铪等。在示例实施方式中,籽晶图案145可以仅包括一种类型的金属。例如,籽晶图案145可以包括钌、铼、铱、铑和铪中的一种。在示例实施方式中,籽晶图案145可以包括钌。
[0028] 固定层图案155可以包括铁磁材料,例如钴、铂、铁、镍等。在示例实施方式中,固定层图案155可以包括钴和铂的合金(即,CoPt)或者多层结构,该多层结构包括交替堆叠的钴层和铂层。
[0029] 隧道势垒层图案165可以包括例如镁氧化物或铝氧化物,自由层图案175可以包括铁磁材料,例如钴、铂、铁、镍等。
[0030] 在示例实施方式中,在MTJ结构185中,可以改变固定层图案155和自由层图案175的位置,或者固定层图案155、隧道势垒层图案165和自由层图案175中的至少一个可以形成在多个水平处。
[0031] MTJ结构185中的固定层图案155和自由层图案175中的每个可以具有垂直或水平磁化方向。固定层图案155的磁化方向可以是固定的。自由层图案175的磁化方向可以切换180度,这由施加到MTJ结构185的切换电流引起。
[0032] 上电极195可以包括金属(例如钛、钽、钨等)或金属氮化物(例如钛氮化物、钽氮化物、钨氮化物等)。
[0033] 如上所述,第一阻挡图案125可以包括以第一硼化物形成能与硼结合的第一金属。也就是,第一金属可以以第一硼化物形成能与硼结合以形成第一阻挡图案125的金属硼化物。如上所述,籽晶图案145可以包括以第二硼化物形成能与硼结合以形成金属硼化物的第二金属。在示例实施方式中,第一硼化物形成能可以小于第二硼化物形成能。
[0034] 当籽晶图案145包括钌时,第二硼化物形成能可以为约0.0eV,并且第一阻挡图案125的第一金属的第一硼化物形成能可以具有小于0.0eV的值,即,负值。例如,当第一阻挡图案125包括钽时,第一硼化物形成能可以为约-0.7eV。
[0035] 由于第一阻挡图案125的第一金属的第一硼化物形成能小于籽晶图案145的第二金属的第二硼化物形成能,所以可以防止包括金属硼化物的第一阻挡图案125的硼扩散到籽晶图案145中。如上所述,由于第一阻挡图案125可以在等于或大于约400℃的高温保持非晶,所以即使在用于形成布线的高温工艺中,第一阻挡图案125也可以保持非晶。
[0036] 因此,第一阻挡图案125不会由于硼扩散而改变籽晶图案145的特性,并且有效地阻止下电极115的结晶度对籽晶图案145的结晶度的影响。结果,由于MRAM器件包括第一阻挡图案125,所以籽晶图案145上的固定层图案155可以保持其期望的特性,例如磁化方向。
[0037] 图2是示出根据示例实施方式的制造MRAM器件的方法的截面图。
[0038] 参照图2,下电极层110、第一阻挡层120、粘附层130、籽晶层140、MTJ结构层180和上电极层190可以顺序地形成在基板100上。MTJ结构层180可以包括顺序堆叠的固定层150、隧道势垒层160和自由层170。
[0039] MRAM器件的各种组成元件(例如字线、晶体管、二极管、源极/漏极层、接触插塞、通路、布线等)以及覆盖所述元件的绝缘夹层可以形成在基板100上。
[0040] 下电极层110可以包括金属氮化物,例如钛氮化物、钽氮化物、钨氮化物等。
[0041] 在示例实施方式中,第一阻挡层120可以包括处于非晶态的二元金属化合物,并且例如在等于或大于约400℃的高温保持非晶。金属化合物可以包括诸如硼的材料,从而在下电极层110上具有良好的粗糙度。
[0042] 因此,第一阻挡层120可以包括金属硼化物,例如钽硼化物、钛硼化物、铪硼化物、锆硼化物、钒硼化物、铌硼化物、钪硼化物等。
[0043] 在示例实施方式中,第一阻挡层120可以包括钽硼化物,其可以包括在约5wt%至约40wt%的范围内的量的硼。
[0044] 或者,第一阻挡层120可以包括金属硼氮化物。例如,第一阻挡层120可以包括钽硼氮化物、钛硼氮化物、铪硼氮化物、锆硼氮化物、钒硼氮化物、铌硼氮化物、钪硼氮化物等。
[0045] 在示例实施方式中,第一阻挡层120可以包括钽硼氮化物,其可以包括在约2.5wt%至约20wt%的范围内的量的硼和在约2.5wt%至约20wt%的范围内的量的氮。
[0046] 第一阻挡层120可以通过例如溅射工艺、物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺等形成。
[0047] 在示例实施方式中,粘附层130可以包括钽、钛等。
[0048] 籽晶层140可以包括金属,例如钌、铼、铱、铑、铪等。在示例实施方式中,籽晶层140可以包括钌。
[0049] 固定层150可以包括铁磁材料,例如钴、铂、铁、镍等。在示例实施方式中,固定层150可以包括钴和铂的合金(即,CoPt)或多层结构,该多层结构包括交替堆叠的钴层和铂层。
[0050] 隧道势垒层160可以包括例如镁氧化物或铝氧化物,自由层170可以包括铁磁材料,例如钴、铂、铁、镍等。
[0051] MTJ结构层180可以包括顺序堆叠的自由层170、隧道势垒层160和固定层150。固定层150、隧道势垒层160和自由层170中的至少一个可以形成在多个水平处。
[0052] 粘附层130、籽晶层140和MTJ结构层180中的每个可以通过例如溅射工艺、PVD工艺、CVD工艺等形成。
[0053] 上电极层190可以包括金属(例如钛、钽、钨等)或金属氮化物(例如钛氮化物、钽氮化物、钨氮化物等)。
[0054] 第一阻挡层120的第一金属可以具有第一硼化物形成能,籽晶层140的第二金属可以具有大于第一硼化物形成能的第二硼化物形成能。因此,可以防止第一阻挡层120的硼扩散到籽晶层140中。如上所述,由于第一阻挡层120可以在等于或大于约400℃的高温保持非晶,所以即使在用于形成布线的高温工艺中,第一阻挡层120也可以保持非晶。
[0055] 因此,第一阻挡层120不会由于硼扩散而改变籽晶层140的特性,并且有效地阻止下电极层110的结晶度对籽晶层140的结晶度的影响。结果,籽晶层140上的固定层150可以保持其期望的特性,例如磁化方向。
[0056] 返回参照图1,光致抗蚀剂图案(未示出)可以形成在上电极层190上,并且上电极层190可以使用该光致抗蚀剂图案作为蚀刻掩模被蚀刻以形成上电极195。
[0057] MTJ结构层180、籽晶层140、粘附层130、第一阻挡层120、下电极层110可以使用上电极195作为蚀刻掩模被依次蚀刻以形成顺序堆叠在基板100上的下电极115、第一阻挡图案125、粘附图案135、籽晶图案145和MTJ结构185。MTJ结构185可以包括顺序堆叠的固定层图案155、隧道势垒层图案165和自由层图案175。
[0058] 在示例实施方式中,蚀刻工艺可以通过物理蚀刻工艺(例如使用例如氩、氪等的离子的离子束蚀刻(IBE)工艺)执行。
[0059] 图3是示出根据示例实施方式的MRAM器件的截面图。除了第一阻挡图案125和粘附图案135之外,MRAM器件可以与图1的MRAM器件基本上相同或相似。
[0060] 参照图3,MRAM器件可以包括顺序堆叠在基板100上的下电极115、第二阻挡图案127、籽晶图案145、MTJ结构185和上电极195。MTJ结构185可以包括顺序堆叠的固定层图案
155、隧道势垒层图案165和自由层图案175。
[0061] 与图1的MRAM器件不同,图3的MRAM器件可以包括代替第一阻挡图案125的第二阻挡图案127而没有粘附图案135。因此,第二阻挡图案127可以阻挡下电极115的结晶度对籽晶图案145的结晶度的影响,此外,可以提高下电极115和籽晶图案145之间的粘附力。
[0062] 在示例实施方式中,第二阻挡图案127可以包括第一阻挡图案125的金属硼化物或金属硼氮化物(其可以包括粘附图案135的金属),例如钽硼化物、钛硼化物、钽硼氮化物、钛硼氮化物等。
[0063] 第二阻挡图案127的第一金属的第一硼化物形成能可以小于籽晶图案145的第二金属的第二硼化物形成能,因此可以防止包括金属硼化物的第二阻挡图案127的硼扩散到籽晶图案145中。由于第二阻挡图案127可以在等于或大于约400℃的高温保持非晶,所以第二阻挡图案127可以在用于形成布线的高温工艺中保持非晶。因此,第二阻挡图案127不会由于硼扩散而改变籽晶图案145的特性,并且有效地阻止下电极115的结晶度对籽晶图案145的结晶度的影响。结果,由于MRAM器件包括第二阻挡图案127,所以籽晶图案145上的固定层图案155可以保持其期望的特性,例如磁化方向。
[0064] 图4和图5是示出根据示例实施方式的MRAM器件的截面图。图4是沿着有源鳍的延伸方向截取的截面图,图5是沿着栅极结构(参照图18)的延伸方向截取的截面图。
[0065] 这个MRAM器件可以包括与图1的MRAM器件的结构基本上相同或相似的结构,因此,这里将省略其详细描述。在一些实施方式中,MRAM器件可以包括与图3的MRAM器件的结构基本上相同或相似的结构。
[0066] 参照图4和图5,MRAM器件可以包括:在基板300上的有源鳍305;在有源鳍305上的栅极结构460;源极/漏极层400,在有源鳍305的与栅极结构460相邻的部分上;源极线500,电连接到源极/漏极层400中的第一源极/漏极层;下电极615,电连接到源极/漏极层400中的第二源极/漏极层;以及顺序地堆叠在下电极615上的第一阻挡图案625、粘附图案635、籽晶图案645、MTJ结构685和上电极695。
[0067] 栅极结构460可以包括顺序堆叠的界面图案420、栅极绝缘图案430、功函数控制图案440和栅电极450,并且MTJ结构685可以包括顺序堆叠的固定层图案655、隧道势垒层图案665和自由层图案675。
[0068] MRAM器件还可以包括栅极间隔物370、鳍间隔物380、下接触插塞530和上接触插塞580、第一通路550和第二通路720、第一导电线560和第二导电线730、隔离图案320、绝缘层
410、覆盖层470、第一至第五绝缘夹层480、510、540、570和710、以及保护层700。
[0069] 有源鳍305可以在基板300上在第一方向上延伸。有源鳍305可以为多个。多个有源鳍305可以形成在与第一方向交叉的第二方向上。例如,多个有源鳍305可以在第二方向上彼此间隔开。有源鳍305可以包括与基板300的材料基本上相同的材料。隔离图案320可以形成在基板300上,并且可以包括氧化物,例如硅氧化物。有源鳍305可以包括下有源图案305b和上有源图案305a,下有源图案305b的侧壁可以被隔离图案320围绕,上有源图案305a从隔离图案320的上表面突出。
[0070] 栅极结构460可以在有源鳍305和隔离图案320上在第二方向上延伸。栅极结构460可以为多个。多个栅极结构460可以形成在第一方向上。例如,多个栅极结构460可以在第一方向上彼此间隔开。栅极结构460与源极/漏极层400一起可以形成晶体管,根据源极/漏极层400的导电类型,该晶体管可以包括P型金属氧化物半导体(PMOS)晶体管或N型金属氧化物半导体(NMOS)晶体管。
[0071] 界面图案420可以形成在有源鳍305的上表面上,并且可以包括氧化物,例如硅氧化物。栅极绝缘图案430可以形成在界面图案420上、隔离图案320上和栅极间隔物370的内侧壁上,并且可以包括具有高k介电常数的金属氧化物,例如铪氧化物、钽氧化物、锆氧化物等。功函数控制图案440可以形成在栅极绝缘图案430上以围绕栅电极450的底部和侧壁,并且可以包括金属氮化物或金属合金,例如钛氮化物、钛铝、钛铝氮化物、钽氮化物、钽铝氮化物层。栅电极450可以包括低电阻的金属,例如铝、铜、钽或其氮化物。
[0072] 栅极间隔物370可以覆盖栅极结构460的侧壁,并且鳍间隔物380可以形成在有源鳍305的侧壁上。栅极间隔物370和鳍间隔物380可以包括氮化物,例如硅氮化物。
[0073] 每个源极/漏极层400可以包括掺杂有p型杂质的单晶硅锗。或者,每个源极/漏极层400可以包括掺杂有n型杂质的单晶碳化硅或掺杂有n型杂质的单晶硅。每个源极/漏极层400可以通过选择性外延生长(SEG)工艺在垂直方向和水平方向中的每个方向上生长在有源鳍305的上表面上。每个源极/漏极层400可以与栅极间隔物370的侧壁接触。在示例实施方式中,当有源鳍305中的相邻有源鳍之间的距离小时,从有源鳍305中的相邻有源鳍生长的源极/漏极层400可以彼此合并。
[0074] 绝缘层410可以形成在源极/漏极层400上以围绕覆盖栅极结构460的侧壁的栅极间隔物370的外侧壁。覆盖层470可以形成在绝缘层410、栅极结构460和栅极间隔物370上。绝缘层410可以包括氧化物例如硅氧化物,覆盖层470可以包括氮化物例如硅氮化物。气隙
415可以形成在合并的源极/漏极层400与隔离图案320之间的空间中。绝缘层410可以不存在于气隙415内。
[0075] 第一至第五绝缘夹层480、510、540、570和710可以顺序地形成在覆盖层470上。第一至第五绝缘夹层480、510、540、570和710可以包括氧化物例如硅氧化物、或低k电介质材料。
[0076] 源极线500可以形成在源极/漏极层400中的第一源极/漏极层上。例如,源极线500可以延伸穿过绝缘层410、覆盖层470和第一绝缘夹层480。第一金属硅化物图案490可以形成在第一源极/漏极层和源极线500之间。例如,源极线500可以与第一金属硅化物图案490接触。源极线500可以包括第一阻挡图案(未示出)和第一导电图案(未示出)。第一金属硅化物图案490可以包括金属硅化物,例如钴硅化物、镍硅化物等。
[0077] 在示例实施方式中,源极线500可以在第二方向上延伸至给定长度。源极线500可以形成为多条。多条源极线500可以形成在第一方向上。例如,多条源极线500可以在第一方向上彼此间隔开。
[0078] 下接触插塞530可以形成在源极/漏极层400中的第二源极/漏极层上。例如,下接触插塞530可以延伸穿过绝缘层410、覆盖层470以及第一绝缘夹层480和第二绝缘夹层510。第二金属硅化物图案520可以形成在第二源极/漏极层和下接触插塞530之间。下接触插塞
530可以包括第二阻挡图案(未示出)和第二导电图案(未示出)。在示例实施方式中,下接触插塞530可以形成为多个。多个下接触插塞530可以形成在第一方向上。例如,多个下接触插塞530可以在第一方向上彼此间隔开。
[0079] 第一通路550和第一导电线560可以延伸穿过第三绝缘夹层540。第一通路550可以与下接触插塞530接触。第一通路550和第一导电线560可以包括第三阻挡图案(未示出)和第三导电图案(未示出)。
[0080] 上接触插塞580可以延伸穿过第四绝缘夹层570。上接触插塞580可以与第一导电线560接触,并且可以包括第四阻挡图案(未示出)和第四导电图案(未示出)。
[0081] 下电极615可以形成在第四绝缘夹层570上以与上接触插塞580接触。顺序堆叠在下电极615上的第一阻挡图案625、粘附图案635、籽晶图案645、MTJ结构685和上电极695可以与图1中的MRAM器件的那些基本上相同。
[0082] 保护层700可以形成在第四绝缘夹层570上以覆盖下电极615、第一阻挡图案625、粘附图案635、籽晶图案645、MTJ结构685和上电极695的侧壁。保护层700可以包括氮化物,例如硅氮化物。
[0083] 第五绝缘夹层710可以形成在保护层700上。
[0084] 第二通路720和第二导电线730可以延伸穿过第五绝缘夹层710以与上电极695接触,并且可以包括第五阻挡图案(未示出)和第五导电图案(未示出)。
[0085] 在示例实施方式中,在第二方向上延伸的第二导电线730可以用作MRAM器件的位线。
[0086] 如上所述,MRAM器件可以包括在下电极615和籽晶图案645之间的第一阻挡图案625,并且第一阻挡图案625的第一金属的第一硼化物形成能可以小于籽晶图案645的第二金属的第二硼化物形成能。因此,可以防止包括金属硼化物的第一阻挡图案625的硼扩散到籽晶图案645中。
[0087] 由于第一阻挡图案625可以在等于或大于约400℃的高温保持非晶,所以当在执行用于形成第二通路720和第二导电线730的高温工艺时,第一阻挡图案625可以保持非晶。因此,下电极615的结晶度对籽晶图案645的结晶度的影响可以被第一阻挡图案625有效地阻止,并且籽晶图案645上的固定层图案655可以具有期望的特性,例如磁化方向。
[0088] 图6至图27是示出根据示例实施方式的制造MRAM器件的方法的平面图和截面图。具体地,图6、图10、图13和图18是平面图,图7-9、图11-12、图14-17和图19-27是截面图。
[0089] 图7-9、图11和图19是沿着相应平面图的线A-A'截取的截面图,图12、图14、图16、图20、图22、图24和图26是沿着相应平面图的线B-B'截取的截面图,图15、图17、图21、图23、图25和图27是沿着相应平面图的线C-C'截取的截面图。
[0090] 这种制造MRAM器件的方法可以包括与参照图1和图2所示的工艺基本上相同或相似的工艺,这里将省略其详细描述。
[0091] 参照图6和图7,可以部分地蚀刻基板300的上部以形成第一凹陷307。
[0092] 当第一凹陷307形成在基板300上时,有源鳍305和场区可以被限定在基板300上。有源鳍305也可以被称为有源区。
[0093] 在示例实施方式中,有源鳍305可以在第一方向上延伸。有源鳍305可以形成为多个。多个有源鳍305可以形成在与第一方向交叉的第二方向上。例如,多个有源鳍305可以在第二方向上彼此间隔开。
[0094] 参照图8,第一蚀刻掩模310可以形成在基板300的一部分上,并且基板300的一部分可以使用第一蚀刻掩模310被去除。
[0095] 在示例实施方式中,有源鳍305的一部分和基板300的在其下的一部分可以被去除,因此,第二凹陷315可以形成在基板300上。
[0096] 参照图9,在去除第一蚀刻掩模310之后,隔离图案320可以形成在基板300上以填充第一凹陷307的一部分和第二凹陷315。在示范性实施方式中,隔离图案320可以完全填充第二凹陷315并部分地填充第一凹陷307。
[0097] 隔离图案320可以通过以下形成:在基板300上形成隔离层以填充第一凹陷307和第二凹陷315、平坦化该隔离层直到可以暴露有源鳍305的上表面以及去除隔离层的上部以暴露有源鳍305的上侧壁。
[0098] 当隔离图案320形成在基板300上时,有源鳍305可以分为其侧壁被隔离图案320覆盖的下有源图案305b和从隔离图案320的上表面突出的上有源图案305a。
[0099] 参照图10至图12,虚设栅极结构360可以形成在基板300上。
[0100] 在一实施方式中,虚设栅极结构360可以通过以下形成:在基板300的有源鳍305和隔离图案320上顺序地形成虚设栅极绝缘层、虚设栅电极层和虚设栅极掩模层,图案化虚设栅极掩模层以形成虚设栅极掩模350,以及使用虚设栅极掩模350作为蚀刻掩模依次蚀刻虚设栅电极层和虚设栅极绝缘层。
[0101] 因此,虚设栅极结构360可以包括顺序堆叠在基板300上的虚设栅极绝缘图案330、虚设栅电极340和虚设栅极掩模350。
[0102] 在示例实施方式中,虚设栅极结构360可以在第二方向上延伸。虚设栅极结构360可以形成为多个。多个虚设栅极结构360可以形成在第一方向上。例如,多个虚设栅极结构360可以在第一方向上彼此间隔开。
[0103] 参照图13至图15,栅极间隔物370可以形成在虚设栅极结构360的侧壁上。
[0104] 栅极间隔物370可以通过在基板300的有源鳍305和隔离图案320上形成间隔物层以覆盖虚设栅极结构360以及各向异性地蚀刻该间隔物层而形成。栅极间隔物370可以形成在虚设栅极结构360的侧壁上,鳍间隔物380可以形成在上有源图案305a的侧壁上。
[0105] 参照图16和图17,与栅极间隔物370相邻的有源鳍305的上部可以被蚀刻以形成第三凹陷390。
[0106] 在一实施方式中,有源鳍305的上部可以通过使用虚设栅极结构360和在其侧壁上的栅极间隔物370作为蚀刻掩模的干蚀刻工艺被去除以形成第三凹陷390。在第三凹陷390的形成中,与有源鳍305相邻的鳍间隔物380可以被部分地去除。例如,可以去除鳍间隔物380的上部,并且鳍间隔物380的下部可以保留在有源鳍305上。
[0107] 源极/漏极层400可以形成在第三凹陷390中。
[0108] 在示例实施方式中,源极/漏极层400可以通过使用由第三凹陷390暴露的有源鳍305的上表面作为籽晶的选择性外延生长(SEG)工艺形成。
[0109] 在示例实施方式中,通过SEG工艺,可以形成单晶硅锗层以用作源极/漏极层400。在SEG工艺中也可以使用p型杂质源气体以形成掺杂有p型杂质的单晶硅锗层,其用作源极/漏极层400。因此,源极/漏极层400可以用作PMOS晶体管的源极/漏极区。
[0110] 源极/漏极层400可以不仅在垂直方向上生长而且在水平方向上生长以填充第三凹陷390。源极/漏极层400可以与栅极间隔物370的侧壁接触。
[0111] 在示例实施方式中,当在第二方向上设置的多个有源鳍305彼此靠近时,在多个有源鳍305上生长的源极/漏极层400可以彼此合并,如图5所示。
[0112] 在一实施方式中,源极/漏极层400用作PMOS晶体管的源极/极漏区。在一实施方式中,源极/漏极层400用作NMOS晶体管的源极/漏极区。
[0113] 因此,可以形成单晶碳化硅层或单晶硅层作为源极/漏极层400。在SEG工艺中,也可以使用n型杂质源气体来形成掺杂有n型杂质的单晶碳化硅层。
[0114] 参照图18至图21和图16,绝缘层410可以形成在基板300上以覆盖虚设栅极结构360、栅极间隔物370、源极/漏极层400和鳍间隔物380,然后可以被平坦化直到可以暴露虚设栅极结构360的虚设栅电极340的上表面。
[0115] 在平坦化工艺期间,虚设栅极掩模350也可以被去除,并且栅极间隔物370的上部可以被去除。合并的源极/漏极层400和隔离图案320之间的空间可以不被完全填充,因此可以形成气隙415。
[0116] 暴露的虚设栅电极340和在其下面的虚设栅极绝缘图案330可以被去除以形成暴露栅极间隔物370的内侧壁和有源鳍305的上表面的第一开口,并且可以形成栅极结构460以填充第一开口。
[0117] 栅极结构460可以通过以下工艺形成。
[0118] 可以对有源鳍305的通过第一开口暴露的上表面执行热氧化工艺以形成界面图案420。栅极绝缘层和功函数控制层可以顺序地形成在界面图案420、隔离图案320、栅极间隔物370和绝缘层410上。栅电极层可以形成在功函数控制层上以充分地填充第一开口的剩余部分。
[0119] 界面图案420可以通过化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺而不是热氧化工艺形成,并且在这种情况下,界面图案420可以不仅形成在有源鳍305的上表面上,而且形成在隔离图案320的上表面和栅极间隔物370的内壁上。
[0120] 栅电极层、功函数控制层和栅极绝缘层可以被平坦化直到可以暴露绝缘层410的上表面,以形成顺序堆叠在界面图案420的上表面、隔离图案320的上表面和栅极间隔物370的内壁上的栅极绝缘图案430和功函数控制图案440并且在功函数控制图案440上形成填充第一开口的剩余部分的栅电极450。因此,栅电极450的底部和侧壁可以被功函数控制图案440覆盖。
[0121] 顺序堆叠的界面图案420、栅极绝缘图案430、功函数控制图案440和栅电极450可以形成栅极结构460,并且根据源极/漏极层400的导电类型,栅极结构460与源极/漏极层400一起可以形成PMOS晶体管或NMOS晶体管。
[0122] 参照图22和图23,覆盖层470和第一绝缘夹层480可以顺序地形成在绝缘层410、栅极结构460和栅极间隔物370上。源极线500可以穿过绝缘层410、覆盖层470和第一绝缘夹层480形成以与源极/漏极层400中的第一源极/漏极层的上表面接触。
[0123] 源极线500可以通过以下工艺形成。
[0124] 第二开口可以穿过绝缘层410、覆盖层470和第一绝缘夹层480形成以暴露源极/漏极层400中的第一源极/漏极层的上表面。第一金属层可以形成在源极/漏极层400的暴露的上表面、第二开口的侧壁和第一绝缘夹层480的上表面上。可以对第一金属层执行热处理以在第一源极/漏极层上形成第一金属硅化物图案490。
[0125] 第一阻挡层可以形成在第一金属硅化物图案490的上表面、第二开口的侧壁和第一绝缘夹层480的上表面上。第一导电层可以形成在第一阻挡层上以填充第二开口。第一导电层和第一阻挡层可以被平坦化直到可以暴露第一绝缘夹层480的上表面。
[0126] 因此,可以形成包括顺序堆叠在第一金属硅化物图案490上的第一阻挡图案和第一导电图案的源极线500以填充第二开口。
[0127] 在示例实施方式中,源极线500可以在第二方向上延伸至给定长度。源极线500可以形成为多条。源极线500可以在第一方向上形成。例如,源极线500可以在第一方向上彼此间隔开。
[0128] 第二绝缘夹层510可以形成在第一绝缘夹层480和源极线500上。第三开口可以穿过绝缘层410、覆盖层470、第一绝缘夹层480和第二绝缘夹层510形成以暴露源极/漏极层400中的第二源极/漏极层的上表面。第二金属层可以形成在第二源极/漏极层的暴露的上表面、第三开口的侧壁和第二绝缘夹层510的上表面上。可以对第二金属层执行热处理以在第二源极/漏极层上形成第二金属硅化物图案520。
[0129] 第二阻挡层可以形成在第二金属硅化物图案520的上表面、第三开口的侧壁和第二绝缘夹层510的上表面上。第二导电层可以形成在第二阻挡层上以填充第三开口。第二导电层和第二阻挡层可以被平坦化直到可以暴露第二绝缘夹层510的上表面。
[0130] 因此,可以形成包括顺序堆叠在第二金属硅化物图案520上的第二阻挡图案和第二导电图案的下接触插塞530以填充第三开口。
[0131] 在示例实施方式中,下接触插塞530可以形成为多个。多个下接触插塞530可以形成为在第一方向上彼此间隔开。
[0132] 参照图24和图25,第三绝缘夹层540可以形成在第二绝缘夹层510和下接触插塞530上。可以形成延伸穿过第三绝缘夹层540的上部的第一导电线560和延伸穿过第三绝缘夹层540的下部的第一通路550。
[0133] 在示例实施方式中,第一导电线560和第一通路550可以通过双镶嵌工艺同时形成。因此,第一导电线560和第一通路550中的每个可以形成为包括第三导电图案和覆盖第三导电图案的底部和侧壁的第三阻挡图案。
[0134] 或者,第一导电线560和第一通路550可以通过单镶嵌工艺独立地形成。
[0135] 在示例实施方式中,第一导电线560可以在第二方向上延伸。第一导电线560可以形成为多条。多条第一导电线560可以在第一方向上彼此间隔开。在示例实施方式中,第一通路550可以形成在第一导电线560下面以与下接触插塞530的上表面接触。
[0136] 参照图26和图27,第四绝缘夹层570可以形成在第三绝缘夹层540和第一导电线560上。上接触插塞580可以穿过第四绝缘夹层570形成以与第一导电线560接触。例如,上接触插塞580可以包括第四导电图案(未示出)和覆盖第四导电图案的底部和侧壁的第四阻挡图案(未示出)。
[0137] 可以执行与参照图1和图2所示的工艺基本上相同或相似的工艺。
[0138] 也就是,下电极615、第一阻挡图案625、粘附图案635、籽晶图案645、MTJ结构685和上电极695可以顺序地形成在上接触插塞580上。MTJ结构685可以包括顺序堆叠的固定层图案655、隧道势垒层图案665和自由层图案675。
[0139] 如上所述,第一阻挡图案625的第一金属的第一硼化物形成能可以小于籽晶图案645的第二金属的第二硼化物形成能。在这种情况下,可以防止包括金属硼化物的第一阻挡图案625的硼扩散到籽晶图案645中,因此,籽晶图案645的特性不会由于硼从第一阻挡图案
625的扩散而改变。
[0140] 再次参照图4和图5,保护层700可以形成在第四绝缘夹层570上以覆盖下电极615、第一阻挡图案625、粘附图案635、籽晶图案645、MTJ结构685和上电极695,第五绝缘夹层710可以形成在保护层700上。
[0141] 第二通路720和第二导电线730可以形成为延伸穿过第五绝缘夹层710的上部并与上电极695的上表面接触。第二通路720和第二导电线730中的每个可以包括第五导电图案(未示出)和覆盖第五导电图案的底部和侧壁的第五阻挡图案(未示出)。
[0142] 在示例实施方式中,第二导电线730可以在第二方向上延伸以用作MRAM器件的位线。
[0143] 第一阻挡图案625可以在等于或大于约400℃的高温保持非晶,因此,即使在用于形成第二通路720和第二导电线730的高温工艺中,第一阻挡图案625也可以保持非晶。因此,下电极615的结晶度对籽晶图案645的结晶度的影响可以被第一阻挡图案625有效地阻止,并且籽晶图案645上的固定层图案655的特性可以保持其期望的特性,例如磁化方向。
[0144] 以上是对示例实施方式的说明,而不应被解释为对其进行限制。尽管已经描述了几个示例实施方式,但是本领域技术人员将容易理解,在示例实施方式中可以进行许多修改而在实质上没有脱离本发明构思的新颖教导和优点。因此,所有这样的修改旨在被包括在本发明构思的如在权利要求书中限定的范围内。在权利要求书中,装置加功能的条款旨在涵盖在这里被描述为执行所述功能的结构,不仅涵盖结构等同物而且涵盖等同的结构。因此,将理解,以上是对各种示例实施方式的说明,而不应被解释为限于所公开的特定示例实施方式,并且对所公开的示例实施方式的修改以及其它示例实施方式旨在被包括在权利要求书的范围内。
[0145] 本申请要求于2017年9月27日在韩国知识产权局(KIPO)提交的韩国专利申请第10-2017-0125477号的优先权,其公开内容通过引用整体地结合于此。
高效检索全球专利

IPRDB是专利检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,专利查询、专利分析

电话:13651749426

侵权分析

IPRDB的侵权分析产品是IPRDB结合多位一线专利维权律师和专利侵权分析师的智慧,开发出来的一款特色产品,也是市面上唯一一款帮助企业研发人员、科研工作者、专利律师、专利分析师快速定位侵权分析的产品,极大的减少了用户重复工作量,提升工作效率,降低无效或侵权分析的准入门槛。

立即试用