会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明申请
    • DRIVING CIRCUIT TO GENERATE A SIGNAL PULSE FOR OPERATING A LIGHT-EMITTING DIODE
    • 驱动电路产生操作发光二极管的信号脉冲
    • WO2018001701A1
    • 2018-01-04
    • PCT/EP2017/064172
    • 2017-06-09
    • AMS AG
    • LUEGER, Manfred
    • H01S5/062H03K5/04H03K3/57G01S17/32G01S7/484
    • A driving circuit (10)to generate a signal pulse for operating a light-emitting diode (20) comprises an external terminal (LEDK, LEDA) to connect the light-emitting diode (20) to the driving circuit (10).In a first operating state/pre-charge state of the driving circuit (10), a first controllable switching circuit (100) connects a first side (301) of a capacitor (300) to a reference potential (Vref) and a second controllable switch (200) connects a second side (302) of the capacitor (300)to one of a supply and ground potential (VDD, VSS). In a second operating state of the driving circuit (10), the first controllable switching circuit (100) connects the first side (301) of the capacitor (300) to said one of the supply and ground potential (VDD, VSS) and the second controllable switch (200) connects the second side (302) of the capacitor (300) to the external terminal (LEDK, LEDA)to provide a signal pulse for operating the light emitting diode.
    • 用于产生用于操作发光二极管(20)的信号脉冲的驱动电路(10)包括用于将发光二极管(20)连接到发光二极管(20)的外部端子(LEDK,LEDA) 驱动电路(10)。在驱动电路(10)的第一工作状态/预充电状态下,第一可控开关电路(100)将电容器(300)的第一侧(301)连接到参考电位 Vref),并且第二可控开关(200)将电容器(300)的第二侧(302)连接至电源电位和地电位(VDD,VSS)中的一个。 在驱动电路(10)的第二操作状态下,第一可控开关电路(100)将电容器(300)的第一侧(301)连接到电源和地电位(VDD,VSS)中的一个,并且 第二可控开关(200)将电容器(300)的第二侧(302)连接到外部端子(LEDK,LEDA)以提供用于操作发光二极管的信号脉冲。
    • 2. 发明申请
    • VERFAHREN UND SCHALTUNGSANORDNUNG ZUM ANSTEUERN EINES HALBLEITERSCHALTERS, WECHSELRICHTER
    • 用于控制半导体开关的方法和电路装置,逆变器
    • WO2017064076A1
    • 2017-04-20
    • PCT/EP2016/074370
    • 2016-10-11
    • CONTI TEMIC MICROELECTRONIC GMBH
    • LEWANDOWSKI, Marek
    • H03K7/08H03K5/04H03K5/26H02P27/08
    • H03K7/08H02P27/08H03K5/04H03K5/26
    • Offenbart wird ein Verfahren zum Ansteuern eines Halbleiterschalters (HS) mittels eines pulsweitenmodulierten Steuersignals (PWM). Es wird überprüft (S100), ob ein momentaner Tastgrad (Tm) des Steuersignals (PWM) in einem Tastgradwertebereich (Tb) zwischen einem Grenztastgrad (Tg) und einem Extremtastgrad (Tx) liegt. Liegt der momentane Tastgrad (Tm) in dem Tastgradwertebereich (Tb), so wird ein Grenzfehlerwert (Fg) bei einem Ausgangsstrom des Halbleiterschalters (HS) berechnet (S210), für den Fall, dass der Halbleiterschalter (HS) mit dem Grenztastgrad (Tg) angesteuert wird. Ferner wird ein Extremfehlerwert (Fx) bei dem Ausgangsstrom des Halbleiterschalters (HS) berechnet, für den Fall, dass der Halbleiterschalter (HS) mit dem Extremtastgrad (Tx) angesteuert wird (S220). Ein von dem Grenzfehlerwert (Fg) abhängiger Grenzfehlersummenbetrag (|Sg|) wird mit einem von dem Extremfehlerwert (Fx) abhängigen Extremfehlersummenbetrag (|Sx|) verglichen (S400). Der Halbleiterschalter (HS) wird mit dem Grenztastgrad (Tg) gesteuert (S510), falls der Grenzfehlersummenbetrag (|Sg|) kleiner als der Extremfehlersummenbetrag (|Sx|) ist, oder mit dem Extremtastgrad (Tx) gesteuert (S520), falls der Grenzfehlersummenbetrag (|Sg|) größer als der Extremfehlersummenbetrag (|Sx|) ist.
    • 本发明公开了用于通过脉冲宽度调制的控制信号(PWM)的方式驱动的半导体开关(HS)的方法。 有导航用途DaytonaPlease导航用途英尺(S100)是否当前占空比是有极限的占空比(Tg)和一个Extremtastgrad器(Tx)之间的Tastgradwertebereich(Tb)的控制信号(PWM)的(Tm)的。 在当前工作循环(Tm)为在Tastgradwertebereich(TB),它是被计算(S210)中,f导航用途中的R的情况下,在所述半导体开关(HS)的输出电流的边界误差值(FG),其中半导体开关(HS)(与限制占空比 Tg)受到控制。 此外,当计算所述半导体开关的输出电流极端误差值(FX)(HS),与Extremtastgrad(TX)(S220)在外壳F导航用途r其中所述半导体开关被驱动(HS)。 一个限制误差值(FG)依赖BEAR ngiger限制误差总和值(| SG |)是具有极端误差值(FX)依赖BEAR依赖性极端误差总和值中的一个(| SX |)相比较(S400)。 所述半导体开关(HS)被限制占空比(Tg)的(S510)的控制,如果边界误差总和值(| SG |)比极端误差总和值时,如果,或与Extremtastgrad器(Tx)被控制(S520)(| | SX) 极限误差总量(| Sg |)大于极端误差总量(| Sx |)。

    • 3. 发明申请
    • PROGRAMMABLE SLEW RATE POWER SWITCH
    • 可编程速率电源开关
    • WO2013130480A1
    • 2013-09-06
    • PCT/US2013/027818
    • 2013-02-26
    • SANDISK TECHNOLOGIES INC.TETELBAUM, AlexanderELRAN, Tomer Shaul
    • TETELBAUM, AlexanderELRAN, Tomer Shaul
    • H03K4/94H03K5/04H03K17/16
    • H03K5/04H03K4/94H03K17/167
    • An apparatus is configured to provide a voltage rising at the output with a programmable slew rate. The apparatus comprises a ramp- up control circuit module (402) for supplying an increasing output voltage (Vout) that is output to a load circuit (412). The ramp-up control circuit (402) comprises an amplifier (Mc) that receives the output of a plurality of selectable mirrored current sources ( i REFn) that build up voltage across a capacitor (Cc) for programming a selected linear slew rate for the increasing output voltage. The apparatus further comprises a glitch filter circuit (410) for stabilizing the increasing output voltage (Vout) so as to minimize glitches, including current and voltage stress, in the output voltage (Vout).
    • 一种装置被配置为以可编程转换速率在输出端提供电压上升。 该装置包括用于提供输出到负载电路(412)的增加输出电压(Vout)的斜坡上升控制电路模块(402)。 斜坡上升控制电路(402)包括放大器(Mc),其接收多个可选择镜像电流源(i REFn)的输出,该电流源在电容器(Cc)之间建立电压,用于对所选择的线性转换速率进行编程 增加输出电压。 该装置还包括用于稳定增加的输出电压(Vout)的毛刺滤波器电路(410),以便最小化输出电压(Vout)中的电流和电压应力的毛刺。
    • 4. 发明申请
    • LOW-1/F-NOISE LOCAL OSCILLATOR FOR NON-OVERLAPPING DIFFERENTIAL I/Q SIGNALS
    • 用于非重叠差分I / Q信号的低1 / F噪声局部振荡器
    • WO2009144642A2
    • 2009-12-03
    • PCT/IB2009/052133
    • 2009-05-21
    • NXP B.V.DE JONG, Gerben, W.JEURISSEN, Dennis
    • DE JONG, Gerben, W.JEURISSEN, Dennis
    • H03K17/28H03K5/04H03K5/156H03D7/16
    • H03D7/166H03K5/1565H03K17/28
    • The present invention relates to a circuit arrangement (300) for generating non-overlapping and immune-to-1/f-noise signals as has been described. A break-before- make (BBM) circuit ensures that the differential I/Q signals (LO_0, LO_90, LO_180, LO_270), driving the transistors (M11, M12, M21, M22) of mixers (16A, 16B) in an RF receiver (200), are non-overlapping for having at any time only one of these transistors turned on. The duty cycle of each driving signal is measured, and the difference (Δ) in the duty cycle corresponding to two subsequent LO phases is determined through a respective differential amplifier (38A-38D). Each differential amplifier is configured to have a current output (LT_0, LT_90, LT_180, LT_270), which is then fed back to the input of the input buffer (30A-30D) corresponding to the first LO phase in order to adjust its logic threshold (LT) level and make the difference (Δ) equal to zero. Thereby, the combined action of the BBM circuit and the feedback loops results in four non-overlapping differential I/Q signals (LO_0, LO_90, LO_180, LO_270) with constant and mutually equal duty cycles, and fixed and well-defined relative positions.
    • 本发明涉及如上所述的用于产生不重叠和免疫-1-f噪声信号的电路装置(300)。 断开(BBM)电路确保驱动RF中的混频器(16A,16B)的晶体管(M11,M12,M21,M22)的差分I / Q信号(LO_0,LO_90,LO_180,LO_270) 接收器(200)不重叠,以便随时只有这些晶体管中的一个导通。 测量每个驱动信号的占空比,并且通过相应的差分放大器(38A-38D)确定与两个后续LO相位相对应的占空比中的差(α)。 每个差分放大器被配置为具有电流输出(LT_0,LT_90,LT_180,LT_270),然后将其反馈到与第一LO相对应的输入缓冲器(30A-30D)的输入,以便调整其逻辑阈值 (LT)电平,并使差值(?)等于零。 因此,BBM电路和反馈环路的组合动作产生具有恒定且相互相等的占空比的四个不重叠的差分I / Q信号(LO_0,LO_90,LO_180,LO_270)以及固定且明确定义的相对位置。
    • 5. 发明申请
    • SYSTEM AND METHOD FOR EXPANDING A PULSE WIDTH
    • 用于扩展脉冲宽度的系统和方法
    • WO2004051704A3
    • 2007-01-18
    • PCT/US0335203
    • 2003-11-04
    • ATMEL CORP
    • BARTH SEVERINPICOT FABRICECOLL PHILIPPE
    • G11C8/00G11C7/00G11C11/417G11C29/02H01L20060101H01L21/00H03K3/017H03K5/04H03K5/156
    • G11C29/028G11C11/41G11C11/417G11C29/02G11C29/50012H03K5/04
    • A circuit (10) and method for expanding the pulse width of a signal (20) based on the input signal's (18) pulse width. A circuit (10) generates a delay equal to the pulse width of the input signal ((18) for both a SHIFT (52) and OUT (20) signal, which are out of phase with each other. The delay is generated when a capacitor (16) applies voltage to two control transistors in both the SHIFT (12) and OUT (14) blocks, reducing gate control in these transistors and generating a delay in the falling edge of these signals such that the pulse width of the SHIFT signal (52) is reduced and the pulse width of the OUT signal (20) is increased. The capacitor (16) is charged by a transistor (22) activated by the SHIFT signal (52). The pulse-doubling system is self-converging: when the SHIFT signal's (52) pulse width is zero, the OUT signal's (20) pulse width is doubled, and the capacitor's (16) charging level is fixed since it is no longer charged by the transistor (22) controlled by the SHIFT signal. The circuit (10) may be modified so that the output signal's (20) pulse width is a known factor of multiplication wider than the input signal's (18) pulse width.
    • 一种用于基于输入信号(18)的脉冲宽度来扩展信号(20)的脉冲宽度的电路(10)和方法。 电路(10)产生等于输入信号((18))的脉冲宽度,用于彼此不同相的SHIFT(52)和OUT(20)信号,延迟是在 电容器(16)在SHIFT(12)和OUT(14)块中的两个控制晶体管上施加电压,减少了这些晶体管中的栅极控制,并在这些信号的下降沿产生延迟,使得SHIFT信号的脉冲宽度 (52)被减小并且OUT信号(20)的脉冲宽度增加,电容器(16)由通过SHIFT信号(52)激活的晶体管(22)充电,脉冲倍增系统是自会聚 :当SHIFT信号的(52)脉冲宽度为零时,OUT信号的(20)脉冲宽度加倍,电容器(16)的充电电平是固定的,因为它不再被由SHIFT控制的晶体管(22)充电 可以修改电路(10),使得输出信号(20)的脉冲宽度是已知的乘法因子wi 大于输入信号(18)的脉冲宽度。
    • 6. 发明申请
    • SYSTEME DE DISTRIBUTION QUANTIQUE DE CLE PAR CODAGE TEMPOREL
    • 通过时间编码进行量子分配的系统
    • WO2006108772A1
    • 2006-10-19
    • PCT/EP2006/061262
    • 2006-04-03
    • THALESDEBUISSCHERT, Thierry
    • DEBUISSCHERT, Thierry
    • H04L9/08H03K5/04
    • H03K5/04H04B10/70H04L9/0852
    • Dans un système de distribution quantique d'une clé entre un émetteur Alice et récepteur Bob, le récepteur comprend un interféromètre 100 sur lequel arrive en entrée EI, les impulsions reçues d'un émetteur Alice. L'interféromètre est dimensionné pour introduire à l'arrivée sur le coupleur de sortie 102, un retard entre ses deux bras de propagation b1, b2 . En sortie du coupleur 102, on obtient un signal sur chacune des voies de sortie du coupleur, la voie A et la voie B. Un compteur de photon est associée à chaque voie de sortie de l'interféromètre, qui a pour fonction de détecter un photon sur la voie associée et de fournir une information correspondante vers des moyens de traitement 200 de cette information. Ces moyens aiguillent l'information de détection reçue vers des moyens 202 de mesure de la clé brute ou vers des moyens 203 de mesure de contraste en fonction de l'instant de détection associé.
    • 本发明涉及一种用于在发射机Alice和接收机Bob之间的密钥的量子分配的系统,其中接收机包括其中从输入(EI)到达的干涉仪(100),从发射机Alice接收的脉冲。 干涉仪的尺寸被确定为在到达输出耦合器(102)时引入其两个传播臂(b1,b2)之间的延迟。 在耦合器输出(102)中,在每个耦合器输出通道,通道A和通道B上获得信号。光子计数器与干涉仪的每个输出通道相关联,用于检测相关通道上的光子, 提供相应的信息以便(200)处理所述信息。 所述装置将接收到的检测信息引导到用于测量原始密钥的装置(202)或用于基于相关检测时间测量对比度的装置(203)。
    • 9. 发明申请
    • PULSE SHAPING AND FILTERING CIRCUIT FOR DIGITAL PULSE DATA TRANSMISSIONS
    • 用于数字脉冲数据传输的脉冲形状和滤波电路
    • WO98043358A1
    • 1998-10-01
    • PCT/US1998/005583
    • 1998-03-24
    • H03K5/04H03M1/82H04L25/03H03M1/76H03K5/00
    • H04L25/03834H03K5/04H03M1/822
    • A signal shaping circuit (100) shapes an input signal (DATA INPUT) of a digital data stream provided at an input terminal and generates an output signal (OUTPUT) at an output (122) having sinusoidally shaped transition regions between logic level transitions of the digital data stream. The signal shaping circuit (100) comprises the input terminal (102) for receiving digital pulses of the digital data stream, a delay circuit (106) for delaying the digital pulses at the input terminal (102) for a predetermined time delay, and a ringing filter circuit (124) coupled to the input terminal (102) and the delay circuit (106) for generating the output signal (OUTPUT) responsive to the digital data stream. The ringing filter circuit (124) has a ringing period about equal to or less than twice a period of the digital data stream and the predetermined time delay of the delay circuit (106) is about equal to half of a ringing period. The output waveform of the output signal (OUTPUT) has a lower bandwith than the corresponding input signal and no intersymbol interference associated with it.
    • 信号整形电路(100)对在输入端提供的数字数据流的输入信号(DATA INPUT)进行整形,并在输出端(122)处产生输出信号(OUTPUT),该输出信号在输出端(122)处具有正弦形状的过渡区域 数字数据流。 信号整形电路(100)包括用于接收数字数据流的数字脉冲的输入端(102),延迟电路(106),用于将输入端(102)上的数字脉冲延迟预定的时间延迟,以及 耦合到输入端(102)的振铃滤波器电路(124)和用于响应数字数据流产生输出信号(OUTPUT)的延迟电路(106)。 振铃滤波器电路(124)具有大约等于或小于数字数据流的周期的两倍的振铃周期,并且延迟电路(106)的预定时间延迟约等于振铃周期的一半。 输出信号(OUTPUT)的输出波形具有比相应的输入信号更低的带宽,并且没有与之相关联的符号间干扰。