专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2021035230A2 METHODS AND APPARATUS FOR QUOTIENT DIGIT RECODING IN A HIGH-PERFORMANCE ARITHMETIC UNIT 审中-公开
公开(公告)号：WO2021035230A2
公开(公告)日：2021-02-25
申请号：PCT/US2020/063955
申请日：2020-12-09
申请人： FUTUREWEI TECHNOLOGIES, INC.
发明人： DIBRINO, Michael, Thomas
IPC分类号： G06F7/48 , G06F7/535 , G06F7/537 , G06F7/4824 , G06F7/5375
摘要： A divider includes a digit recoder that recodes upper bits of a partial remainder into sets of lower-radix multiples without carry propagate addition. Elimination of the carry propagate adder makes computation of the quotient carry free and independent of the number of bits computed per cycle, thereby enabling a higher number of bits per cycle, as well as increased clock speeds.

2. 发明申请

WO2020190570A1 PROCESSING UNIT WITH MIXED PRECISION OPERATIONS 审中-公开
公开(公告)号：WO2020190570A1
公开(公告)日：2020-09-24
申请号：PCT/US2020/021853
申请日：2020-03-10
申请人： ADVANCED MICRO DEVICES, INC.
发明人： HE, Bin , MANTOR, Michael , CHEN, Jiasheng
IPC分类号： G06F7/544 , G06F7/53 , G06F7/48 , G06F9/30
摘要： A graphics processing unit (GPU) [100] implements operations [105], with associated op codes, to perform mixed precision mathematical operations. The GPU includes an arithmetic logic unit (ALU) [104] with different execution paths [106, 107], wherein each execution path executes a different mixed precision operation. By implementing mixed precision operations at the ALU in response to designate op codes that delineate the operations, the GPU efficiently increases the precision of specified mathematical operations while reducing execution overhead.

3. 发明申请

WO2016071664A1 DATA PROCESSING APPARATUS AND METHOD USING PROGRAMMABLE SIGNIFICANCE DATA 审中-公开
标题翻译：数据处理设备和使用可编程意义数据的方法
公开(公告)号：WO2016071664A1
公开(公告)日：2016-05-12
申请号：PCT/GB2015/052701
申请日：2015-09-18
申请人： ARM LIMITED
发明人： LUTZ, David Raymond , HINDS, Christopher Neal , BURGESS, Neil
IPC分类号： G06F9/30 , G06F7/48 , G06F7/38
CPC分类号： G06F7/483 , G06F5/012 , G06F7/38 , G06F7/48 , G06F7/4991 , G06F7/49915 , G06F7/49921 , G06F7/49942 , G06F7/506 , G06F7/507 , G06F9/3001 , G06F9/30014 , G06F9/30018 , G06F9/30025 , G06F9/30036 , G06F9/30112 , G06F9/3016 , G06F9/30185 , G06F9/30192 , G06F9/3885 , G06F11/3404 , G06F11/3476 , G06F11/348 , G06F11/3636 , G06F11/3644 , G06F11/3648 , G06F17/16 , G06F2201/865 , G06F2207/483 , H03M7/12 , H03M7/24
摘要： An apparatus may have processing circuitry to perform one or more arithmetic operations for generating a result value based on at least one operand. For at least one arithmetic operation, the processing circuitry is responsive to programmable significance data indicative of a target significance for the result value, to generate the result value having the target significance. For example, this allows programmers to set a significance boundary for the arithmetic operation so that it is not necessary for the processing circuitry to calculate bit values having a significance outside the specified boundary, enabling a performance improvement.
摘要翻译：装置可以具有处理电路，以执行用于基于至少一个操作数产生结果值的一个或多个算术运算。对于至少一个算术运算，处理电路响应于指示结果值的目标有效性的可编程有效数据，以产生具有目标有效性的结果值。例如，这允许程序员设置算术运算的显着边界，使得处理电路不需要计算具有超出指定边界的重要性的位值，从而能够提高性能。

4. 发明申请

WO2015179942A1 PARALLEL PROCESSING OF HASH FUNCTIONS 审中-公开
标题翻译：哈希函数的并行处理
公开(公告)号：WO2015179942A1
公开(公告)日：2015-12-03
申请号：PCT/CA2014/000461
申请日：2014-05-27
申请人： TSX INC.
发明人： TRUTA, Cosmin
IPC分类号： G06F7/00 , G06F7/48 , G06F9/38
CPC分类号： G06F9/30029 , G09C1/00 , H04L9/0643 , H04L2209/125
摘要： Input data can be split into data components that can each have a length equal to a machine word size of a processor capable of parallel processing. Hash components can be selected to have a length equal to the length of the data components. A bitwise hashing function can be performed, in which each data component is hashed with a respective different one of the hash components. A representation of the hash components can be output as the hash. The bitwise hashing function can include an exclusive-or operation and a multiplication and can be a modified Fowler-Noll-Vo hashing function, such as a modified FNV-1a function.
摘要翻译：输入数据可以分成数据组件，每个数据组件的长度等于能够并行处理的处理器的机器字大小。可以选择哈希组件的长度等于数据组件的长度。可以执行按位散列函数，其中每个数据组件与各个不同的散列组件一起散列。散列组件的表示可以作为散列输出。按位散列函数可以包括异或运算和乘法，并且可以是修改的Fowler-Noll-Vo哈希函数，例如修改的FNV-1a功能。

5. 发明申请

WO2010133795A1 GENERATION DE NOMBRES PSEUDO-ALEATOIRES 审中-公开
标题翻译： PSEUDORANDOM编号的产生
公开(公告)号：WO2010133795A1
公开(公告)日：2010-11-25
申请号：PCT/FR2010/050955
申请日：2010-05-18
申请人： FRANCE TELECOM , KOUNTOURIS, Apostolos
发明人： KOUNTOURIS, Apostolos
IPC分类号： G06F7/58 , G06F7/48
CPC分类号： G06F7/582 , G06F7/4812
摘要： L'invention concerne un procédé de génération de nombres pseudo-aléatoires réels signés représentés sur un nombre w entier de bits, lequel procédé comporte des étapes : d'initialisation (E1 ) comportant la détermination d'un nombre complexe initial et d'au moins un multiplicateur, lequel multiplicateur est un nombre complexe; de multiplication (E2), pour une itération donnée, d'un multiplicande par le multiplicateur; de troncature (E3), par application d'une fonction de troncature, respectivement de la partie réelle et de la partie imaginaire du résultat de la multiplication, le résultat de la troncature permettant de définir le multiplicande de l'itération suivante et l'erreur de troncature permettant de définir un nombre pseudo-aléatoire; de calibrage (E5) pour obtenir le multiplicande de l'itération suivante. Le nombre d'itérations est déterminé par la quantité de nombres pseudo-aléatoires à générer.
摘要翻译：本发明涉及一种用于产生以整数位w表示的实际带符号伪随机数的方法，其中所述方法包括：初始化步骤（E1），其包括确定初始复数和至少一个乘法器，所述乘法器是复数数; 乘法步骤（E2），用于给定的迭代，乘法器被乘数; 通过应用截断函数的截断步骤（E3）分别具有乘法结果的实部和虚部，截断结果使得可以确定以下迭代的被乘数和截断误差可以确定伪随机数; 以及用于获得以下迭代的被乘数的校准步骤（E5）。迭代次数由要生成的伪随机数的数量决定。

6. 发明申请

WO2009033116A3 MEASUREMENT-ONLY TOPOLOGICAL QUANTUM COMPUTATION 审中-公开
标题翻译：仅测量地质量计算
公开(公告)号：WO2009033116A3
公开(公告)日：2009-05-14
申请号：PCT/US2008075518
申请日：2008-09-06
申请人： MICROSOFT CORP
发明人： FREEDMAN MICHAEL , NAYAK CHETAN , BONDERSON PARSA
IPC分类号： G06F7/48 , G06N99/00
CPC分类号： G06N99/002 , B82Y10/00 , G01B2290/55 , G06F17/16 , G06F17/18 , G06N5/02 , G06N99/005 , G06Q10/10 , G06Q30/02
摘要： Measurement-only topological quantum computation using both projective and interferometrical measurement of topological charge is described. Various issues that would arise when realizing it in fractional quantum Hall systems are discussed.
摘要翻译：描述了使用投影和干涉测量拓扑电荷的仅测量拓扑量子计算。讨论了在分数量子霍尔系统中实现它时会出现的各种问题。

7. 发明申请

WO2009033116A2 MEASUREMENT-ONLY TOPOLOGICAL QUANTUM COMPUTATION 审中-公开
标题翻译：仅测量拓扑量子计算
公开(公告)号：WO2009033116A2
公开(公告)日：2009-03-12
申请号：PCT/US2008/075518
申请日：2008-09-06
申请人： MICROSOFT CORPORATION
发明人： FREEDMAN, Michael , NAYAK, Chetan , BONDERSON, Parsa
IPC分类号： G06F7/48 , G06N1/00
CPC分类号： G06N99/002 , B82Y10/00 , G01B2290/55 , G06F17/16 , G06F17/18 , G06N5/02 , G06N99/005 , G06Q10/10 , G06Q30/02
摘要： Measurement-only topological quantum computation using both projective and interferometrical measurement of topological charge is described. Various issues that would arise when realizing it in fractional quantum Hall systems are discussed.
摘要翻译：描述了使用投影和干涉测量拓扑电荷的仅测量拓扑量子计算。讨论了在分数量子霍尔系统中实现时会出现的各种问题。

8. 发明申请

WO2007016183A3 METHODOLOGY FOR LAYOUT-BASED MODULATION AND OPTIMIZATION OF NITRIDE LINER STRESS EFFECT IN COMPACT MODELS 审中-公开
标题翻译：用于基于布局的调制方法和精简模型中氮化物线应力效应的优化
公开(公告)号：WO2007016183A3
公开(公告)日：2008-12-18
申请号：PCT/US2006029069
申请日：2006-07-26
申请人： IBM , CHIDAMBARRAO DURESETI , JORDAN DONALD L , MCCULLEN JUDITH H , ONSONGO DAVID M , WAGNER TINA , WILLIAMS RICHARD Q
发明人： CHIDAMBARRAO DURESETI , JORDAN DONALD L , MCCULLEN JUDITH H , ONSONGO DAVID M , WAGNER TINA , WILLIAMS RICHARD Q
IPC分类号： G06F7/48
CPC分类号： G06F17/5068 , G06F17/5036 , H01L29/7843
摘要： System and method for compact model algorithms (310-350) to accurately account for effects of layout-induced changes in nitride liner (260) stress in semiconductor devices (200). The layout- sensitive compact model algorithms (310-350) account for the impact of large layout variation on circuits by implementing algorithms for obtaining the correct stress response approximations and layout extraction algorithms for obtaining the correct geometric parameters that drive the stress response. In particular, these algorithms include specific information from search "buckets" that are directionally-oriented and include directionally-specific distance measurements for analyzing in detail the specific shape neighborhood of the semiconductor device. The algorithms are additionally adapted to enable the modeling and stress impact determination of a device having single stress liner film and dual-stress liners (260) (two different liner films that abut at an interface).
摘要翻译：用于紧凑模型算法（310-350）的系统和方法来准确地说明半导体器件（200）中氮化物衬垫（260）应力的布局引起的变化的影响。布局敏感的紧凑模型算法（310-350）通过实现用于获得正确的应力响应近似和布局提取算法的算法来解决大布局变化对电路的影响，以获得驱动应力响应的正确几何参数。特别地，这些算法包括来自定向定向的搜索“桶”的特定信息，并且包括用于详细分析半导体器件的特定形状邻域的定向特定的距离测量。这些算法还适用于能够确定具有单个应力衬垫膜和双应力衬垫（260）（在界面处邻接的两个不同衬垫膜）的器件的建模和应力冲击测定。

9. 发明申请

WO2008033394A3 COMPLEXITY MANAGEMENT TOOL 审中-公开
公开(公告)号：WO2008033394A3
公开(公告)日：2008-03-20
申请号：PCT/US2007/019808
申请日：2007-09-12
申请人： TRUEBASELINE , ENDABETLA, Aruna, Sri , CLANCY, Thomas, J., Jr.
发明人： ENDABETLA, Aruna, Sri , CLANCY, Thomas, J., Jr.
IPC分类号： G06F7/48
摘要： An object-based modeling system, method and computer apparatus models a real life process. They include model objects that represent resources used by the modeled process, and an agent link associated with each model object. Each agent link determines the status of one or more resources, and exercises control over them. A solution domain is defined in which one or more model objects is stored. A set of rules is associated with the model objects, and is applied to the objects.

10. 发明申请

WO2004003778A3 LOOSELY-BIASED HETEROGENEOUS RECONFIGURABLE ARRAYS 审中-公开
标题翻译： LOOSELY-BIASED异质可重构阵列
公开(公告)号：WO2004003778A3
公开(公告)日：2005-03-31
申请号：PCT/EP0305783
申请日：2003-06-02
申请人： ELIXENT LTD
发明人： STANSFIELD ANTHONY I
IPC分类号： G06F15/78 , H03K19/173 , H03K19/177 , G06F7/48
CPC分类号： G06F9/3001 , G06F9/3842 , G06F9/3885 , G06F9/3897 , G06F15/7867 , H03K19/1737 , H03K19/17728 , H03K19/17736 , H03K19/17748 , H03K19/17796
摘要： A heterogeneous array includes clusters of processing elements. The clusters include a combination of ALUs and multiplexers linked by direct connections and various general-purpose routing networks. The multiplexers are controlled by the ALUs in the same cluster, or alternatively by ALUs in other clusters, via a dedicated multiplexer control network. Components of applications configured onto the array are selectively implemented in either multiplexers or ALUs, as determined by the relative efficiency of implementing the component in one or the other type of processing element, and by the relative availability of the processing element types. Multiplexer control signals are generated from combinations of ALU status signals, and optionally routed to control multiplexers in different clusters.
摘要翻译：异构阵列包括处理元件群。集群包括通过直接连接和各种通用路由网络链接的ALU和多路复用器的组合。多路复用器由同一集群中的ALU或其他集群中的ALU通过专用多路复用器控制网络来控制。通过在一个或另一种类型的处理元件中实现组件的相对效率以及处理元件类型的相对可用性来确定，配置到阵列上的应用的组件被选择性地实现在多路复用器或ALU中。多路复用器控制信号由ALU状态信号的组合产生，并且可选地路由到不同簇中的控制多路复用器。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式