专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2002071620A1 補間関数生成装置および方法、デジタル−アナログ変換装置、データ補間装置、プログラム並びに記録媒体审中-公开
标题翻译：插件功能发生装置和方法，数字模拟转换器，数据插入器，程序和记录介质
公开(公告)号：WO2002071620A1
公开(公告)日：2002-09-12
申请号：PCT/JP2002/001947
申请日：2002-03-04
申请人：酒井康江 , 小柳裕喜生
发明人：小柳裕喜生
IPC分类号： H03M3/02
CPC分类号： H03H17/0657 , G06F1/02 , H03M3/508
摘要： While a digital input is oversampled up to eight times to process and the oversample data into a specified digital fundamental waveform with multipliers/adders (4-10) to carry out only folding operation with delay circuits 11-1-11-4 and the multipliers/adders (12-15) to allow the determination of a continuous interpolating value. Thus, it is sufficient to provide no low-pass filter which causes a deterioration in phase characteristics. A limited number of determined interpolating functions are determined to prevent a truncation error in interpolation. An AND gate (2) is used to determine a part of the oversample data as the input data, so that processing and folding operation of digital fundamental waveform is carried out in a very simple processing.
摘要翻译：虽然数字输入过多采样8次以进行处理，并将过采样数据转换为具有乘法器/加法器（4-10）的指定数字基波形，仅执行与延迟电路11-1-11-4和乘法器的折叠操作 /加法器（12-15），以允许确定连续内插值。因此，不提供引起相位特性恶化的低通滤波器就足够了。确定有限数量的确定的内插函数以防止插值中的截断误差。与门（2）用于确定过采样数据的一部分作为输入数据，从而在非常简单的处理中进行数字基波形的处理和折叠操作。

2. 发明申请

WO01045269A1 OVERSAMPLING CIRCUIT AND DIGITAL/ANALOG CONVERTER 审中-公开
标题翻译： OVERSAMPLING电路和数字/模拟转换器
公开(公告)号：WO01045269A1
公开(公告)日：2001-06-21
申请号：PCT/JP2000/008902
申请日：2000-12-15
IPC分类号： H03M1/66 , H03H17/06 , H03M3/00 , H03M3/02 , H03M3/04
CPC分类号： H03H17/028 , H03M3/508
摘要： An oversampling circuit and a digital/analog converter which have small circuit scales and the component costs of which are reduced. Data inputted at predetermined intervals is multiplied by four multiplicators by means of a multiplier (1), and the multiplication results are held cyclically in data holding sections (2-1 to 2-4). Data selectors (3-1 to 3-4) read out the data held in the respective data holding sections (2-1 to 2-4) in a predetermined order and output predetermined step functions. Oversampling is carried out by generating step functions corresponding to the respective data sets inputted sequentially at different timing, digitally integrating each step function twice by means of integrating sections (4-1 to 4-4), summing the integrated step functions, and thereby increasing the sampling frequency pseudoly for each input digital data set.
摘要翻译：过采样电路和数字/模拟转换器具有小的电路规模，其组件成本降低。以预定间隔输入的数据通过乘法器（1）乘以四个乘法器，并且乘法结果循环地保持在数据保持部分（2-1至2-4）中。数据选择器（3-1至3-4）以预定顺序读出保持在各个数据保持部分（2-1至2-4）中的数据，并输出预定的步骤功能。通过生成与在不同的定时顺序输入的各个数据组相对应的步骤功能来进行过采样，通过积分部分（4-1〜4-4）对每个阶梯函数进行两次数字积分，对积分的步骤函数求和，从而增加每个输入数字数据集的采样频率pseudoly。

3. 发明申请

WO2004107584A1 PROCEDIMIENTO DE REMUESTREO EN TRANSMISIÓN Y RECEPCIÓN DE UNA SEÑAL DIGITAL CON TRASLACIÓN EN BANDA DIGITAL 审中-公开
标题翻译：传输和接收数字信号数字带转换的方法
公开(公告)号：WO2004107584A1
公开(公告)日：2004-12-09
申请号：PCT/ES2004/000224
申请日：2004-05-31
申请人： DISEÑO DE SISTEMAS EN SILICIO, S.A. , BLASCO CLARET, Jorge Vicente , RIVEIRO INSUA, Juan Carlos , IRANZO MOLINERO, Salvador , GARCÍA SAN JOSÉ, Aitor
发明人： BLASCO CLARET, Jorge Vicente , RIVEIRO INSUA, Juan Carlos , IRANZO MOLINERO, Salvador , GARCÍA SAN JOSÉ, Aitor
IPC分类号： H03M7/00
CPC分类号： H03M1/0836 , H03M1/12 , H03M1/66 , H03M3/37 , H03M3/462 , H03M3/508
摘要： El procedimiento realiza un remuestreo (25) en recepción de una señal paso banda en el que la señal es trasladada (4) a banda base con una frecuencia configurable y la señal banda base resultante es introducida en un diezmador (5). Asimismo realiza un remuestreo en transmisión (26) donde la señal en banda base es interpolada (10) para posteriormente ser trasladada a paso banda (20) con una frecuencia configurable. El procedimiento permite corregir el error en frecuencia introducido por los conversores digital-analógico (11) y analógico-digital (1). Además, el conjunto formado por la traslación en banda y el remuestreo propuesto permite simplificar la complejidad de los filtros de interpolación utilizados para generar las nuevas muestras de la señal digital.
摘要翻译：本发明涉及一种在数字频带转换的数字信号的发送和接收时重采样的方法。根据本发明，在接收带通信号时执行重采样（25），由此信号以可配置的频率被转换（4）到基带，并将所得到的基带信号引入到抽取器（5）中。此外，在发送时执行重采样（26），由此基带信号被内插（10），并随后以可配置的频率转换为带通（20）。本发明的方法可用于校正由数字/模拟（11）和模拟/数字（1）转换器引入的频率误差。此外，通过频带转换和上述重采样形成的集合可以用于简化用于生成数字信号的新采样的内插滤波器的复杂度。

4. 发明申请

WO2012152906A1 BASE-BAND TO RADIO FREQUENCY UP-CONVERTER 审中-公开
标题翻译：基带到无线电频率上变频器
公开(公告)号：WO2012152906A1
公开(公告)日：2012-11-15
申请号：PCT/EP2012/058725
申请日：2012-05-11
申请人： UBIDYNE INC. , KARTHAUS, Udo
发明人： KARTHAUS, Udo
IPC分类号： H03M3/00
CPC分类号： H03M3/30 , H03M3/508 , Y10T29/49002
摘要： A base band to frequency up-converter (1) is described wherein the base band to frequency up-converter (1) comprises a first input (201) for receiving a first base band signal of first base band samples and a second input (202) for receiving a second base band signal of second base band samples and an output (TX) for providing up-converted radio signal samples. The base-band to radio frequency up-converter (1) further comprises a phase converter (2) for converting the first base band signal of first base band samples and the second base band signal of second base band samples into a first intermediate signal (X n ) of first intermediate samples, a second intermediate signal (Y n ) of second intermediate samples, and a third intermediate signal (Z n ) of third intermediate samples. The intermediate samples are then up-converted into radio signal samples.
摘要翻译：描述了基带到上变频器（1）的基带，其中基带到上变频器（1）包括用于接收第一基带样本的第一基带信号的第一输入（201）和第二输入（202 ），用于接收第二基带样本的第二基带信号和用于提供上变频无线电信号样本的输出（TX）。基带到射频上变频器（1）还包括相位转换器（2），用于将第一基带样本的第一基带信号和第二基带样本的第二基带信号转换为第一中间信号（ Xn），第二中间样品的第二中间信号（Yn）和第三中间样品的第三中间信号（Zn）。然后将中间样本上变频成无线电信号样本。

5. 发明申请

WO2008045713A2 METHODS AND SYSTEMS FOR IMPLEMENTING A DIGITAL-TO-ANALOG CONVERTER 审中-公开
标题翻译：用于实现数字 - 模拟转换器的方法和系统
公开(公告)号：WO2008045713A2
公开(公告)日：2008-04-17
申请号：PCT/US2007080121
申请日：2007-10-01
申请人： APPLE INC , HEYL LAWRENCE FREDERICK , TUPMAN DAVID , CHILDERS BRIAN A
发明人： HEYL LAWRENCE FREDERICK , TUPMAN DAVID , CHILDERS BRIAN A
IPC分类号： H03M3/02
CPC分类号： H03M3/376 , H03H17/0292 , H03H17/0416 , H03H17/0607 , H03H17/0621 , H03H2218/085 , H03M3/32 , H03M3/424 , H03M3/436 , H03M3/506 , H03M3/508 , H03M3/51 , H03M7/3026 , H03M7/3042
摘要： A self-contained DAC that is especially suitable for use as an IP core, particularly for SOC (System on Chip) implementation. Techniques are applied to employ certain circuits (such as arithmetic element 302) to perform multiple functions in the DAC, thereby resulting in space saving. Techniques are also applied to employ fewer circuits per functional block to achieve further space saving. By employing multiple clock domains and turning on selective circuits on an as-needed basis, power saving is also realized.
摘要翻译：一个独立的DAC，特别适合用作IP核，尤其适用于SOC（片上系统）实现。应用技术来使用某些电路（诸如算术元件302）来在DAC中执行多个功能，由此导致节省空间。技术也被应用于每个功能块使用更少的电路来实现进一步节省空间。通过采用多个时钟域并根据需要接通选择电路，还实现了节能。

6. 发明申请

WO01045270A1 DIGITAL/ANALOG CONVERTER 审中-公开
标题翻译：数字/模拟转换器
公开(公告)号：WO01045270A1
公开(公告)日：2001-06-21
申请号：PCT/JP2000/008903
申请日：2000-12-15
IPC分类号： H03M1/66 , H03M3/00 , H03M3/02 , H03M3/04
CPC分类号： H03M3/508
摘要： A digital/analog converter which produces an output waveform having less distortion without increasing the operating speed of the components. The D/A converter comprises a multiplying section (1), four data holding sections (2-1 to 2-4), four data selectors (3-1 to 3-4), an adding section (4), a D/A converter (5), and two integrating circuits (6-1, 6-2). Input data is multiplied by four multiplicators by the multiplying section (1), and the four multiplication results are held, as one set, in the data holding sections. The data selectors read out data held in the four data holding sections in a predetermined order and generate step function data. The adding section adds the values of the step functions outputted from the four data selectors. Furthermore, a stepwise analog voltage corresponding to the sum is generated by the D/A converter (5) and integrated twice by means of the two integrating circuits (6-1, 6-2).
摘要翻译：一种数字/模拟转换器，其产生具有较小失真的输出波形，而不增加部件的操作速度。 D / A转换器包括乘法部分（1），四个数据保持部分（2-1至2-4），四个数据选择器（3-1至3-4），加法部分（4），D / A转换器（5）和两个积分电路（6-1,6-2）。输入数据由乘法部分（1）乘以四个乘法器，并且在数据保持部分中将四个相乘结果作为一组保持。数据选择器以预定顺序读出保存在四个数据保持部分中的数据，并生成步骤功能数据。添加部分添加从四个数据选择器输出的步骤功能的值。此外，由D / A转换器（5）产生对应于和的逐步模拟电压，并通过两个积分电路（6-1,6-2）对其进行积分两次。

7. 发明申请

WO2015081853A1 一种基于多比特Δ-∑调制的数字扬声器系统实现方法和装置审中-公开
公开(公告)号：WO2015081853A1
公开(公告)日：2015-06-11
申请号：PCT/CN2014/092820
申请日：2014-12-02
申请人：苏州上声电子有限公司
发明人：马登永 , 杨军 , 周建明 , 柴国强 , 蔡野锋 , 沐永生
IPC分类号： H03M3/04
CPC分类号： H04S5/00 , G06F3/16 , H03F3/183 , H03F3/185 , H03F3/21 , H03F3/217 , H03F3/2175 , H03F3/68 , H03F2200/03 , H03F2200/331 , H03M3/04 , H03M3/338 , H03M3/424 , H03M3/508 , H04R1/005 , H04R3/04 , H04R5/02 , H04R5/04 , H04R2201/403
摘要：本发明公开了一种基于多比特Δ-∑调制的数字扬声器系统实现方法和装置。该方法包括：1）数字格式转换；2）过采样插值滤波；3）多比特Δ-∑调制；4）温度计编码；5）多通道失配整形；6）编码格式转换；7）多通道数字功放；8）驱动扬声器阵列或多音圈扬声器单元发声。该装置包括：一数字输入接口、一过采样插值滤波器、一多比特Δ-∑调制器、一温度计编码器、一多通道失配整形器、一编码格式转换器、一多通道数字功放、一扬声器阵列或者多音圈扬声器单元；各部分依次顺序连接。本发明能够实现低压供电下的大功率输出，节省电能消耗，实现多通道重放系统的单芯片集成，减少了系统体积重量和实现成本，提高了重放声品质。

8. 发明申请

WO01045268A1 OVERSAMPLING CIRCUIT AND DIGITAL/ANALOG CONVERTER 审中-公开
标题翻译： OVERSAMPLING电路和数字/模拟转换器
公开(公告)号：WO01045268A1
公开(公告)日：2001-06-21
申请号：PCT/JP2000/008901
申请日：2000-12-15
IPC分类号： H03M1/66 , H03H17/06 , H03M3/02 , H03M3/04
CPC分类号： H03H17/028 , H03H17/0657 , H03M3/508
摘要： An oversampling circuit and a digital/analog converter which have small circuit scales and the component costs of which are reduced. The oversampling circuit comprises a multiplying section (1), four data holding sections (2-1 to 2-4), four data selectors (3-1 to 3-4), an adding section (4), and two integrating circuits (5-1, 5-2). Input data is multiplied by four multiplicators by the multiplying section (1), and four multiplication results are held, as one set, in the data holding sections. The data selector reads out the data held in the four data holding sections in a predetermined order and generates step function data. The adding section adds the values of the four step functions outputted from the respective data selectors, and then digital integrating operations corresponding to the sum are carried out by means of two integrating circuits.
摘要翻译：过采样电路和数字/模拟转换器，其具有小的电路规模，并且其组件成本降低。过采样电路包括乘法部分（1），四个数据保持部分（2-1至2-4），四个数据选择器（3-1至3-4），加法部分（4）和两个积分电路 5-1,5-2）。输入数据由乘法部分（1）乘以四个乘法器，并且在数据保持部分中保持四个相乘结果作为一组。数据选择器以预定顺序读出保存在四个数据保持部分中的数据，并生成步骤功能数据。加法部分将从各个数据选择器输出的四步函数的值相加，然后通过两个积分电路执行与该和相对应的数字积分运算。

9. 发明申请

WO01045267A1 OVERSAMPLING CIRCUIT AND DIGITAL/ANALOG CONVERTER 审中-公开
标题翻译： OVERSAMPLING电路和数字/模拟转换器
公开(公告)号：WO01045267A1
公开(公告)日：2001-06-21
申请号：PCT/JP2000/008900
申请日：2000-12-15
IPC分类号： G11B20/10 , H03H17/00 , H03H17/06 , H03M3/02 , H03M3/04
CPC分类号： H03H17/028 , H03M3/508
摘要： An oversampling circuit and a digital/analog converter which have small circuit scales and the component costs of which are reduced. The oversampling circuit comprises four D flip-flops (10-1 to 10-4), four multipliers (12-1 to 12-4), three adders (14-1 to 14-3), and two integrating circuits (16-1, 16-2). Input data is fed sequentially to the four D flip-flops and held therein. The multipliers multiply the data held in the respective D flip-flops by different multiplicators in the first half and second half of one clock period, and the multiplication results are added by the three adders. Furthermore, two digital integrating operations corresponding to the sum are carried out by means of the two integrating circuit.
摘要翻译：过采样电路和数字/模拟转换器，其具有小的电路规模，并且其组件成本降低。过采样电路包括四个D触发器（10-1至10-4），四个乘法器（12-1至12-4），三个加法器（14-1至14-3）和两个积分电路（16- 1，16-2）。输入数据被顺序馈送到四个D触发器并保持在其中。乘法器在一个时钟周期的前半个和第二个半个时间内，通过不同的乘法器在相应的D触发器中保持的数据相乘，并且乘法结果由三个加法器相加。此外，通过两个积分电路执行对应于和的两个数字积分运算。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式