专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2015159669A1 高周波スイッチ用半導体装置、高周波スイッチおよび高周波モジュール审中-公开
标题翻译：用于高频开关，高频开关和高频模块的半导体器件
公开(公告)号：WO2015159669A1
公开(公告)日：2015-10-22
申请号：PCT/JP2015/059125
申请日：2015-03-25
申请人：ソニー株式会社
发明人：倉野内　厚志
IPC分类号： H01L21/336 , H01L21/338 , H01L29/786 , H01L29/812 , H03K17/687 , H03K17/693
CPC分类号： H03K17/161 , H01L27/1203 , H01L29/7833 , H03K17/693
摘要：　支持基板の上に埋込み酸化膜および半導体層を有するＳＯＩ基板と、前記半導体層の上に設けられたゲート電極とを備え、前記半導体層は、前記ゲート電極の下方の第１領域と、前記第１領域以外の第２領域とを有し、前記第２領域の少なくとも一部に第３領域が設けられ、前記第１領域の少なくとも一部に、前記第３領域の厚みとは異なる厚みをもつ第４領域が設けられている高周波スイッチ用半導体装置。
摘要翻译：该高频开关用半导体装置具备：在支撑基板上具有嵌入氧化膜和半导体层的SOI衬底; 以及设置在半导体层上的栅电极。半导体层具有栅电极下方的第一区域和除第一区域之外的区域的第二区域。至少在第二区域的一部分设置有第三区域，并且至少在第一区域的一部分处设置具有与第三区域的厚度不同的厚度的第四区域。

2. 发明申请

WO2015114923A1 半導体集積回路装置审中-公开
标题翻译：半导体集成电路设备
公开(公告)号：WO2015114923A1
公开(公告)日：2015-08-06
申请号：PCT/JP2014/081063
申请日：2014-11-25
申请人：アルプス電気株式会社
发明人：斉藤　潤一 , 澤田石　智之
IPC分类号： H01L21/822 , H01L27/04
CPC分类号： H03K17/08122 , H01L27/0266 , H01L27/092 , H01L29/7817 , H02H11/002 , H03K17/0822 , H03K17/161
摘要：【課題】信号線の誤接続等による逆流電流を防止できるとともに、通常の動作状態において回路の不要な電力損失を抑えることができる半導体集積回路装置を提供する。【解決手段】誤接続等によって出力電圧ＶＯＵＴがグランド電位ＶＳＳより低い異常な状態となった場合、Ｎ型ＤＭＯＳトランジスタＱｄ１及び第１のＰ型ＭＯＳトランジスタＱｐ１がオフ状態になるとともに、それらの寄生ダイオードには逆方向に電圧が加わって電流が流れない。出力電圧ＶＯＵＴがグランド電位ＶＳＳより高い通常の状態では、並列に接続されたＮ型ＤＭＯＳトランジスタＱｄ１及び第１のＰ型ＭＯＳトランジスタＱｐ１の少なくとも一方がオン状態となり、Ｎ型ＤＭＯＳトランジスタＱｄ１の寄生ダイオードＤ１には電流が流れない。
摘要翻译： [问题]提供一种半导体集成电路器件，其中消除了由于信号线的错误连接等引起的反向电流，并且在正常操作状态下可以抑制电路的不必要的功率损耗。 [解决方案]在由于错误连接等导致输出电压（VOUT）低于接地电位（VSS）的异常状态的情况下，N型DMOS晶体管（Qd1）和第一P型MOS晶体管（Qp1）截止时，与晶体管的寄生二极管相反的方向施加电压，在寄生二极管中不流过电流。在输出电压（VOUT）高于接地电位（VSS）的正常状态下，N型DMOS晶体管（Qd1）和/或第一P型MOS晶体管（Qp1）导通，所述N- 类型的DMOS晶体管和第一P型MOS晶体管并联连接，并且电流不在N型DMOS晶体管（Qd1）的寄生二极管（D1）中流动。

3. 发明申请

WO2012141859A2 CASCODE SWITCHES INCLUDING NORMALLY-OFF AND NORMALLY-ON DEVICES AND CIRCUITS COMPRISING THE SWITCHES 审中-公开
标题翻译： CASCODE开关，包括正常关闭和正常设备和包含开关的电路
公开(公告)号：WO2012141859A2
公开(公告)日：2012-10-18
申请号：PCT/US2012/030045
申请日：2012-03-22
申请人： SS SC IP, LLC , SPRINGETT, Nigel
发明人： SPRINGETT, Nigel
IPC分类号： H03K17/687 , H03K17/74
CPC分类号： H03K17/168 , H03K17/04206 , H03K17/161 , H03K17/567 , H03K17/687 , H03K17/6871 , H03K2017/6875
摘要： Switches comprising a normally-off semiconductor device and a normally-on semiconductor device in cascode arrangement are described. The switches include a capacitor connected between the gate of the normally-on device and the source of the normally-off device. The switches may also include a zener diode connected in parallel with the capacitor between the gate of the normally-on device and the source of the normally-off device. The switches may also include a pair of zener diodes in series opposing arrangement between the gate and source of the normally-off device. Switches comprising multiple normally-on and/or multiple normally-off devices are also described. The normally-on device can be a JFET such as a SiC JFET. The normally-off device can be a MOSFET such as a Si MOSFET. The normally-on device can be a high voltage device and the normally-off device can be a low voltage device. Circuits comprising the switches are also described.
摘要翻译：描述了包括常闭半导体器件和共模共栅放大的常规半导体器件的开关。开关包括连接在常开装置的栅极和常断装置的源之间的电容器。开关还可以包括在常开器件的栅极和常断器件的源极之间并联连接的齐纳二极管。这些开关还可以包括一对齐纳二极管，它们在常闭装置的栅极和源极之间相对布置。还描述了包括多个常开和/或多个常闭设备的开关。常开器件可以是诸如SiC JFET的JFET。常关器件可以是诸如Si MOSFET的MOSFET。常开设备可以是高压设备，常闭设备可以是低电压设备。还描述了包括开关的电路。

4. 发明申请

WO2012003113A2 GROUNDING SWITCH METHOD AND APPARATUS 审中-公开
标题翻译：接地开关方法和装置
公开(公告)号：WO2012003113A2
公开(公告)日：2012-01-05
申请号：PCT/US2011041239
申请日：2011-06-21
申请人： CONEXANT SYSTEMS INC A DELAWARE CORP , LARSEN CHRISTIAN , CRESPI LORENZO
发明人： LARSEN CHRISTIAN , CRESPI LORENZO
IPC分类号： H03F1/30 , H01L27/02 , H02H9/04 , H03F3/181 , H03G3/34 , H03K17/68 , H03K17/687
CPC分类号： H03K17/161 , H01L27/0281 , H03F1/305 , H03F3/181 , H03F2200/03 , H03F2200/249 , H03F2200/411 , H03F2200/414 , H03F2200/417 , H03G3/348 , H03K17/6871 , H03K2217/0018
摘要： A grounding switch is described which operates properly even in the presence of negative voltages on a signal line. The grounding switch uses isolated field effect transistors that have their substrates tied to different voltages. The isolated field effect transistor has a gate voltage and substrate voltage which can be pulled down to a negative voltage when the signal line has a negative voltage allowing the switch to remain open even with a negative voltage.
摘要翻译：描述了即使在信号线上存在负电压的情况下也能正常工作的接地开关。接地开关使用隔离的场效应晶体管，将其衬底连接到不同的电压。隔离的场效应晶体管具有栅极电压和衬底电压，当信号线具有负电压时，该电压可以被下拉至负电压，从而允许开关即使具有负电压也保持开路。

5. 发明申请

WO2011079883A1 TRANSMISSION CHANNEL, IN PARTICULAR FOR ULTRASOUND APPLICATIONS 审中-公开
标题翻译：传输通道，特别是超声波应用
公开(公告)号：WO2011079883A1
公开(公告)日：2011-07-07
申请号：PCT/EP2010/005932
申请日：2010-09-29
申请人： STMICROELECTRONICS S.R.L. , ROSSI, Sandro , RICOTTI, Giulio
发明人： ROSSI, Sandro , RICOTTI, Giulio
IPC分类号： H03K17/0416 , H03K17/16 , H03K17/74 , B06B1/02
CPC分类号： H03K17/74 , B06B1/0215 , H03K17/04163 , H03K17/161
摘要： A transmission channel (1) is described of the type comprising at least one high voltage buffer block (4) comprising buffer transistors (MB1, MB2, MB3, MB4) and respective buffer diodes (DB1, DB2, DB3, DB4), being inserted between respective voltage references (HVPO, HVP1, HVMO, HVM1), these buffer transistors (MB1, MB2, MB3, MB4) being also connected to a clamping block (5), in turn comprising clamping transistors (MC1, MC2) connected to at least one output terminal (HVout) of this transmission channel through diodes (DC1, DC2) connected to prevent the body diodes of the clamping transistors (MC1, MC2) from conducting. Advantageously according to the invention, the transmission channel (1) comprises at least one reset circuit (20) comprising diodes (DME1, DME2, DME3, DME4) and being inserted between circuit nodes (XME1, XME2, XME3, XME4, XC1, XC2) of the high voltage buffer block (4) and of the clamping block (5), these circuit nodes (XME1, XME2, XME3, XME4, XC1, XC2) being in correspondence with conduction terminals of the transistors (MB l, MB2, MB3, MB4; MC1, MC2) comprised into the high voltage buffer block (4) and into the clamping block (5).
摘要翻译：描述了包括至少一个包括缓冲晶体管（MB1，MB2，MB3，MB4）和相应的缓冲二极管（DB1，DB2，DB3，DB4）的高压缓冲块（4）的传输通道（1）在相应的电压基准（HVPO，HVP1，HVMO，HVM1）之间，这些缓冲晶体管（MB1，MB2，MB3，MB4）也连接到钳位块（5），反过来又包括钳位晶体管（MC1，MC2）所述传输通道的至少一个输出端子（HVout）通过连接的二极管（DC1，DC2），以防止钳位晶体管（MC1，MC2）的体二极管导通。有利地，根据本发明，传输通道（1）包括至少一个包括二极管（DME1，DME2，DME3，DME4）的复位电路（20），并且插入在电路节点（XME1，XME2，XME3，XME4，XC1，XC2 ）和高压缓冲块（4）和钳位块（5）的这些电路节点（XME1，XME2，XME3，XME4，XC1，XC2）与晶体管（MB1，MB2， MB3，MB4; MC1，MC2）组成高压缓冲块（4）并进入夹紧块（5）。

6. 发明申请

WO2007058932A1 PRECISION SAMPLING CIRCUIT 审中-公开
标题翻译：精密采样电路
公开(公告)号：WO2007058932A1
公开(公告)日：2007-05-24
申请号：PCT/US2006/043764
申请日：2006-11-09
申请人： CAMBRIDGE ANALOG TECHNOLOGY, LLC , LEE, Hae-seung
发明人： LEE, Hae-seung
IPC分类号： G11C27/02
CPC分类号： G11C27/024 , G11C27/026 , H03K17/161
摘要： A sampling circuit includes an input voltage source; a first switch having an input operatively connected to the input voltage source; a sampling capacitor operatively connected to an output of the first switch; an operational amplifier having an inverting input operatively connected to the sampling capacitor; a second switch operatively connected across the inverting input of the operational amplifier and an output of the operational amplifier; and a second capacitor operatively connected to the output of the first switch. The first switch has a variable parasitic capacitance, and the second capacitor has a substantially more linear capacitance than the variable parasitic capacitance and is in parallel with the variable parasitic capacitance. A combined variable parasitic capacitance and capacitance of said switch capacitor is more linear than the variable parasitic capacitance of the first switch.
摘要翻译：采样电路包括输入电压源; 第一开关，其具有可操作地连接到所述输入电压源的输入; 可操作地连接到所述第一开关的输出的采样电容器; 运算放大器，其具有可操作地连接到采样电容器的反相输入; 操作连接在运算放大器的反相输入端和运算放大器的输出端之间的第二开关; 以及可操作地连接到第一开关的输出的第二电容器。第一开关具有可变的寄生电容，并且第二电容器具有比可变寄生电容大得多的线性电容，并且与可变寄生电容并联。所述开关电容器的组合可变寄生电容和电容比第一开关的可变寄生电容更线性。

7. 发明申请

WO2018038806A1 FLOATING GATE SWITCH 审中-公开
标题翻译：浮动开关
公开(公告)号：WO2018038806A1
公开(公告)日：2018-03-01
申请号：PCT/US2017/039765
申请日：2017-06-28
申请人： QUALCOMM INCORPORATED
发明人： DABAG, Hayg-Taniel , ASURI, Bhushan, Shanti , YAN, Hongyan , HWU, Sy-Chyuan , YOON, Youngchang
IPC分类号： H03K17/06 , H03K17/693 , H04B1/44
CPC分类号： H03K17/161 , H03K17/063 , H03K17/693 , H03K2217/0054 , H04B1/44
摘要： Various aspects of this disclosure describe configuring and operating a transistor switch. Examples include a self-biasing circuit that contains a diode-connected transistor whose source or drain is connected to the gate of a transistor configured as a switch. The diode-connected transistor is enabled and disabled responsive to voltage swings in the input signal to the transistor configured as a switch. When enabled, the diode-connected transistor may charge the floating gate voltage of the transistor configured as a switch. When disabled, the diode-connected transistor may acts as a high impedance to inhibit voltage discharge from the gate of the transistor configured as a switch.
摘要翻译：本公开的各个方面描述了配置和操作晶体管开关。例子包括一个自偏置电路，其中包含一个二极管连接的晶体管，其源极或漏极连接到配置为开关的晶体管的栅极。响应于配置为开关的晶体管的输入信号中的电压摆动，二极管连接的晶体管被启用和禁用。当被使能时，二极管连接的晶体管可以充电被配置为开关的晶体管的浮置栅极电压。当被禁止时，二极管连接的晶体管可以作为高阻抗来抑制配置为开关的晶体管的栅极的电压放电。

8. 发明申请

WO2017213833A1 DELAY LINE FOR ONE SHOT PRE-EMPHASIS 审中-公开
标题翻译：延迟线为一个预先强调
公开(公告)号：WO2017213833A1
公开(公告)日：2017-12-14
申请号：PCT/US2017/033853
申请日：2017-05-22
申请人： QUALCOMM INCORPORATED
发明人： PETERSON, LuVerne Ray , BRYAN, Thomas , WEE, Tin Tin
IPC分类号： G06F1/32 , H03K17/16 , H03K19/00 , H03K19/003
CPC分类号： H03K3/012 , G06F1/32 , H03K3/356113 , H03K5/134 , H03K17/161 , H03K19/0005 , H03K19/0008 , H03K19/0013 , H03K19/00361 , H03K2005/00195 , H04L25/03019
摘要： A die-to-die data transmitter is disclosed with a pull-up one-shot circuit and a pull-down one-shot circuit, each forming a delay circuit that determines a variable preemphasis period.
摘要翻译：公开了具有上拉单触发电路和下拉单触发电路的裸片至裸片数据发送器，每个都形成确定可变预加重周期的延迟电路。 / p>

9. 发明申请

WO2016198461A1 SCHNELLSCHALTENDE SCHALTUNGSANORDNUNG FÜR EINEN UMRICHTER 审中-公开
标题翻译：快速开关电路兜风
公开(公告)号：WO2016198461A1
公开(公告)日：2016-12-15
申请号：PCT/EP2016/063053
申请日：2016-06-08
申请人： SIEMENS AKTIENGESELLSCHAFT
发明人： BLUM, Manuel , FINKENZELLER, Michael , KIFFE, Walter , KOMMA, Thomas , POEBL, Monika
IPC分类号： H02M1/088 , H02M7/00
CPC分类号： H02M1/088 , H01L29/1608 , H01L29/2003 , H02K11/33 , H02M7/003 , H02M7/493 , H03K17/161 , H03K17/687 , H05K1/0237 , H05K2201/10166
摘要： Die Erfindung betrifft eine Schaltungsanordnung (20) für einen elektrischen Umrichter (1), mit Schalteinheiten (15), von denen jede jeweils einen Halbleiterschalter (16) und eine Gate-Treiberschaltung (17) zum Steuern des Halbleiterschalters (16) aufweist. Die Halbleiterschalter (17) sollen durch ihre jeweilige Gate-Treiberschaltung (17) besonders schnell geschaltet werden können. Bei jeder Schalteinheit (15) sind hierzu jeweils der Halbleiterschalter (16) und die Gate-Treiberschaltung (17) auf einer gemeinsamen Trägerplatine (21) angeordnet und die Gate-Treiberschaltung (17) ist über zumindest eine Leiterbahn (23) der Trägerplatine (21) mit einem Gate (G) des Halbleiterschalters (16) elektrisch verbunden.
摘要翻译：本发明涉及一种电路装置（20）用于电力转换器（1），开关单元（15），其中的每一个在每种情况下的半导体开关（16）和用于控制半导体开关（16）的栅极驱动电路（17）。半导体开关（17）是由它们各自的栅极驱动电路（17）可以非常快速地切换。在每个开关单元（15）是用于该目的分别通过载板中的至少一个导体线路（23）中的半导体开关（16）和布置在共同的支撑板（21）和所述栅极驱动电路（17）的栅极驱动电路（17）根据（21 ），其电连接到所述半导体开关（16）的栅极（G）。

10. 发明申请

WO2015057700A1 DYNAMIC BIAS TO IMPROVE SWITCH LINEARITY 审中-公开
标题翻译：动态偏置提高开关线性
公开(公告)号：WO2015057700A1
公开(公告)日：2015-04-23
申请号：PCT/US2014/060478
申请日：2014-10-14
申请人： QUALCOMM INCORPORATED
发明人： WANG, Xinwei , IMBORNONE, James F. , ZHANG, Xiangdong
IPC分类号： H03K17/06 , H03K17/10 , H03K17/16
CPC分类号： H03K17/161 , H03K17/063 , H03K17/102 , H03K17/162 , H04B1/40
摘要： Exemplary embodiments are related to a dynamic gate bias for an electronic switch. A device may include a radio-frequency (RF) switch 102 configured to receive an RF signal. The device may further include a bias generator 104 configured to convey a bias signal based on a power level of the RF signal to the RF switch.
摘要翻译：示例性实施例涉及电子开关的动态门偏置。设备可以包括被配置为接收RF信号的射频（RF）开关102。该装置还可以包括偏置发生器104，其被配置为基于RF信号的功率电平将偏置信号传送到RF开关。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式