专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2012099768A1 SELF-BIASING RADIO FREQUENCY CIRCUITRY 审中-公开
标题翻译：自偏式无线电频率电路
公开(公告)号：WO2012099768A1
公开(公告)日：2012-07-26
申请号：PCT/US2012/021032
申请日：2012-01-12
申请人： MARVELL WORLD TRADE LTD. , PARK, Jinho , LU, Yuan , LIN, Li
发明人： PARK, Jinho , LU, Yuan , LIN, Li
IPC分类号： H03F3/30 , H03F1/08 , H03F1/02 , H03F3/195
CPC分类号： H03F3/3016 , H03F1/0272 , H03F1/083 , H03F3/195 , H03F3/3028 , H03F2200/294 , H03F2203/30021 , H03F2203/30027 , H03F2203/30031 , H03F2203/30033 , H03F2203/30036 , H03F2203/30084 , H03F2203/30117
摘要： The present disclosure describes self -biasing radio frequency circuitry. In some aspects a radio frequency (RF) signal is amplified via a circuit having a first transistor (314) configured to source current to an output (304) of the circuit and a second transistor (320) configured to sink current from the output (304) of the circuit, and another signal is provided, without active circuitry, from the output (304) of the circuit to a gate of the first transistor (314) effective to bias a voltage at the output of the circuit. By so doing, the output (304) of the circuit can be biased without active circuitry which can reduce design complexity of and substrate area consumed by the circuit.
摘要翻译：本公开描述了自偏式射频电路。在一些方面，射频（RF）信号经由具有被配置为将电流源电流馈送到电路的输出（304）的电路放大，以及第二晶体管（320），其被配置为从输出（ 304），并且没有有源电路的另一信号从电路的输出（304）提供到第一晶体管（314）的栅极，其有效地偏置电路输出处的电压。通过这样做，电路的输出（304）可以没有有源电路被偏置，这可以降低电路消耗的设计复杂度和衬底面积。

2. 发明申请

WO2010018528A1 ARRANGEMENT FOR CALIBRATING THE QUIESCENT OPERATING POINT OF A PUSH-PULL AMPLIFIER 审中-公开
标题翻译：用于校准推拉放大器的等级操作点的布置
公开(公告)号：WO2010018528A1
公开(公告)日：2010-02-18
申请号：PCT/IB2009/053509
申请日：2009-08-10
申请人： NXP B.V. , BREKELMANS, Johannes Hubertus Antonius
发明人： BREKELMANS, Johannes Hubertus Antonius
IPC分类号： H03F1/30 , H03F1/32 , H03F3/30 , H03F3/345
CPC分类号： H03F1/308 , H03F1/3217 , H03F3/3028 , H03F3/345 , H03F2203/30003 , H03F2203/30033
摘要： A signal processing arrangement comprises an amplifier (AMP V1 ) that includes a stage with complementary transistors (MP3, MN3) of opposite conductivity type arranged in series between two supply lines (+, -). A controllable biasing circuit (CCS) is provided for changing a quiescent operating point of the stage as a function of a control signal (CS). A control arrangement measures an even order 5 distortion of the amplifier (AMP V1 ) and adjusts the control signal (CS) so that the even order distortion is below a critical level.
摘要翻译：信号处理装置包括放大器（AMP V1），其包括具有串联布置在两条电源线（+， - ）之间的相反导电类型的互补晶体管（MP3，MN3）的平台。提供了可控偏置电路（CCS），用于根据控制信号（CS）来改变级的静态工作点。控制装置测量放大器（AMP V1）的偶数阶失真5并调整控制信号（CS），使偶数阶失真低于临界水平。

3. 发明申请

WO02056459A2 A HIGH PERFORMANCE INTERMEDIATE STAGE CIRCUIT FOR A RAIL-TO-RAIL INPUT/OUTPUT CMOS OPERATIONAL AMPLIFIER 审中-公开
标题翻译：用于轨至轨输入/输出CMOS操作放大器的高性能中间级电路
公开(公告)号：WO02056459A2
公开(公告)日：2002-07-18
申请号：PCT/US2001/048844
申请日：2001-12-11
IPC分类号： H03F3/30 , H03F3/45 , H03F
CPC分类号： H03F3/3028 , H03F3/45192 , H03F3/45219 , H03F2203/45626
摘要： An intermediate stage for a rail-to-rail input/output CMOS opamp includes a floating current source separating two current mirrors (151-154, 155-158), where the ideal current source includes a floating current mirror (500,501,502,503,504,505) enabling an output quiescent current to be provided which does not vary with changes in the voltage rails or the common-mode input voltage, and enabling elimination of input offset caused by the mismatch of the two current sources (164,166). The NMOS transistor (502) has a source-drain path provided in series with a PMOS transistor (505) serving to connect the current mirrors (151-158) and to eliminate input offset. The source of transistor (500) is separated from the Vss and VDD rails by a PMOS transistor (503) and current source (508) enabling the current mirror (500,501,502,503,504,505) to float so that transistors (502) and (505) will each have a gate to source bias voltage independent of changes in the voltage on the voltage supply rails VDD and Vss and independent of any input common-mode voltage offset. Voltage clamping transistors (600) and (602) can further be included to enable the current mirror transistors (151-154) and (155-158) to be low voltage devices to increase overall operation speed and device matching.
摘要翻译：用于轨到轨输入/输出CMOS运算放大器的中间级包括分离两个电流镜（151-154,155-158）的浮动电流源，其中理想电流源包括使能输出的浮动电流镜（500,501,502,503,504,505）提供的静态电流不随电压轨或共模输入电压的变化而变化，并且能够消除由两个电流源（164,166）的失配引起的输入偏移。 NMOS晶体管（502）具有与用于连接电流镜（151-158）的PMOS晶体管（505）串联设置的源极 - 漏极路径，并且消除输入偏移。晶体管（500）的源极通过PMOS晶体管（503）和电流源（508）与Vss和VDD轨道分离，使得电流镜（500,501,502,503,504,505）漂浮，使得晶体管（502）和（505）将各自具有一个源极偏置电压源，与电源电压VDD和Vss上的电压变化无关，并且与任何输入共模电压偏移无关。还可以包括电压钳位晶体管（600）和（602），以使电流镜晶体管（151-154）和（155-158）成为低电压器件，以增加总体操作速度和器件匹配。

4. 发明申请

WO1998000911A1 DIFFERENTIAL AMPLIFIER 审中-公开
标题翻译：差分放大器
公开(公告)号：WO1998000911A1
公开(公告)日：1998-01-08
申请号：PCT/GB1997001754
申请日：1997-06-26
申请人： SYMBIOS LOGIC INC. , GILL, David, Alan
发明人： SYMBIOS LOGIC INC. , GILL, David, Alan , GASPARIK, Frank
IPC分类号： H03F03/45
CPC分类号： H03F3/4521 , H03F3/3028 , H03F2203/45508 , H03F2203/45656 , H03F2203/45658
摘要： The invention provides for a receiver, such as a differential receiver (300), that includes a first input (302), a second input (304), and an output (306). The receiver (300) has a first signal path from the first input (302) to the output, the first signal path including a first differential amplifier (308) and a first active load (312) wherein the first differential amplifier (308) has an end connected to a first power supply voltage (VDD) and a second end connected to a second power supply voltage and the first active load (312). The first differential amplifier (308) also has a connection to the first input (302) and the second input (304), and the first active load (312) has a connection to the output (306). The receiver (300) also has a second signal path from the second input (304) to the output (306), the second signal path including a second differential amplifier (310) and second active load (314), wherein the second differential amplifier (310) has an end connected to a first power supply voltage and a second end connected to a second power supply voltage (VDD) and the second active load (314). The second differential amplifier (310) also has a connection to the first input (300) and the second input (304), and the second active load (314) has a connection to the output (306). The first signal path and the second signal path both have the same number of devices.
摘要翻译：本发明提供了一种包括第一输入（302），第二输入（304）和输出（306）的接收器，例如差分接收器（300）。接收器（300）具有从第一输入（302）到输出的第一信号路径，第一信号路径包括第一差分放大器（308）和第一有效负载（312），其中第一差分放大器（308）具有连接到第一电源电压（VDD）的端部和连接到第二电源电压的第二端和第一有效负载（312）。第一差分放大器（308）还具有与第一输入（302）和第二输入（304）的连接，并且第一有效负载（312）具有到输出（306）的连接。接收机（300）还具有从第二输入（304）到输出（306）的第二信号路径，第二信号路径包括第二差分放大器（310）和第二有源负载（314），其中第二差分放大器（310）具有连接到第一电源电压的端部和连接到第二电源电压（VDD）和第二有源负载（314）的第二端。第二差分放大器（310）还具有与第一输入（300）和第二输入（304）的连接，并且第二有效负载（314）具有到输出端（306）的连接。第一信号路径和第二信号路径都具有相同数量的设备。

5. 发明申请

WO2011154547A1 IMPROVED PERFORMANCE OF OFF-CHIP CONNECTION FOR POWER AMPLIFIER 审中-公开
标题翻译：改进功率放大器的片外连接性能
公开(公告)号：WO2011154547A1
公开(公告)日：2011-12-15
申请号：PCT/EP2011/059760
申请日：2011-06-13
申请人： NUJIRA LIMITED , WILSON, Martin
发明人： WILSON, Martin
IPC分类号： H03F3/195 , H03F3/26 , H03F3/30
CPC分类号： H03F3/26 , H03F1/0205 , H03F1/42 , H03F3/195 , H03F3/211 , H03F3/265 , H03F3/3028 , H03F2200/36 , H03F2203/21106 , H03F2203/21112 , H03F2203/30006
摘要： There is provided an integrated circuit comprising a main push-pull amplifier (108, 110) with balanced outputs and an additional push-pull amplifier (862, 863) with balanced outputs. Each of these balanced outputs is connected to an off -chip load (822) via respective bonding wires (818, 828, 830, 880) to provide a combined amplified signal to the load. The additional amplifier serves to compensate for crossover distortions generated by the main amplifier.
摘要翻译：提供了包括具有平衡输出的主推挽放大器（108,110）和具有平衡输出的附加推挽放大器（862,863）的集成电路。这些平衡输出中的每一个通过相应的接合线（818,828,830,880）连接到片外负载（822），以向负载提供组合的放大信号。附加放大器用于补偿主放大器产生的交叉失真。

6. 发明申请

WO2011013403A1 トランスファーゲート回路ならびにそれを用いた電力合成回路，電力増幅回路，送信装置および通信装置审中-公开
标题翻译：传输栅极电路和功率组合电路，功率放大电路，传输设备和使用传输栅极电路的通信设备
公开(公告)号：WO2011013403A1
公开(公告)日：2011-02-03
申请号：PCT/JP2010/055625
申请日：2010-03-30
申请人：京セラ株式会社 , 長山昭 , 福岡泰彦 , 五十嵐貞男 , 磯山伸治
发明人：長山　昭 , 福岡　泰彦 , 五十嵐　貞男 , 磯山　伸治
IPC分类号： H03K17/693 , H03F3/68
CPC分类号： H03F3/193 , H03F3/245 , H03F3/3028 , H03F2200/387 , H03F2200/451 , H03F2203/30078 , H03F2203/30114 , H03K17/6874 , H03K17/693
摘要：　【課題】　出力波形の乱れが低減されたトランスファーゲート回路およびそれを用いた電力合成回路ならびにそれを用いた送信装置および通信装置を提供する。　【解決手段】　出力端子３，４と、ドレインが出力端子３に接続されたトランジスタ５と、ドレインが出力端子４に接続されたトランジスタ６と、ドレインが出力端子３に、ソースがアース電位に接続されるトランジスタ７，８と、ドレインが出力端子４に、ソースがアース電位に接続されるトランジスタ９，10とを備え、トランジスタ５，６のソースに第１，第２入力信号が、トランジスタ５のゲートに第２入力信号と同相の信号が、トランジスタ６のゲートに第１入力信号と同相の信号が、トランジスタ７，９のゲートに第２入力信号と逆相の信号が、トランジスタ８，10のゲートに第１入力信号と逆相の信号が入力されるトランスファーゲート回路とする。
摘要翻译：提供了一种传输门电路，其输出波形减少，使用传输门的功率合并电路，以及使用该功率合并电路的传输设备和通信设备。传输门电路设有：输出端子（3,4）; 晶体管（5），其漏极连接到输出端子（3）; 晶体管（6），其漏极连接到输出端子（4）; 晶体管（7,8），其漏极连接到输出端子（3），其源极连接到地电位; 和其漏极连接到输出端子（4）的晶体管（9,10），其源极连接到地电位。传输门电路还具有输入到晶体管（5,6）的源极的第一和第二输入信号，具有与输入到晶体管（5）的栅极的第二输入信号具有相同相位的信号，具有与输入到晶体管（6）的栅极的第一输入信号具有相同相位的信号，具有与输入到晶体管（7,9）的栅极的第二输入信号相反的相位的信号，并且具有具有与输入到晶体管（8,10）的栅极的第一输入信号相反的相位的信号。

7. 发明申请

WO01041301A1 DIFFERENTIAL AMPLIFIER 审中-公开
标题翻译：差分放大器
公开(公告)号：WO01041301A1
公开(公告)日：2001-06-07
申请号：PCT/JP2000/008512
申请日：2000-12-01
IPC分类号： H03F3/30 , H03F3/45
CPC分类号： H03F3/45179 , H03F3/3028 , H03F3/45192 , H03F2203/45028 , H03F2203/45292 , H03F2203/45651
摘要： A differential amplifier circuit comprises an input circuit (10) for generating the difference in voltage between a positive input signal and a negative input signal; a feedback bias circuit (20) for providing a bias voltage corresponding to the differential voltage signal in response to the differential voltage signal supplied by the input circuit (10) and for feeding the output current back to control the bias voltage; an output circuit (30) for supplying load with the output current corresponding to the bias voltage; and a current detector circuit (40) for detecting the output current and supplying it to the feedback bias circuit (20). The differential amplifier circuit performs as a class-AB amplifier with the bias current value being close to zero if the differential voltage signal is zero.
摘要翻译：差分放大电路包括用于产生正输入信号和负输入信号之间的电压差的输入电路（10）反馈偏置电路（20），用于响应于由输入电路（10）提供的差分电压信号提供对应于差分电压信号的偏置电压，并且用于馈送输出电流以控制偏置电压; 输出电路（30），用于向与所述偏置电压相对应的输出电流提供负载; 以及用于检测输出电流并将其提供给反馈偏置电路（20）的电流检测器电路（40）。如果差分电压信号为零，则差分放大器电路执行AB类放大器，其偏置电流值接近零。

8. 发明申请

WO00077931A1 AMPLIFIER 审中-公开
标题翻译：放大器
公开(公告)号：WO00077931A1
公开(公告)日：2000-12-21
申请号：PCT/EP2000/003629
申请日：2000-04-20
IPC分类号： H03F1/26 , H03F3/195 , H03F3/30 , H03K5/02 , H03F3/345 , H03K19/00
CPC分类号： H03F3/3028 , H03F1/26 , H03F2200/372
摘要： An amplifier circuit comprises a circuit input (14), and a circuit output (22). An inverter, comprising first and second MOS transistors (16, 18) is connected between first and second supply voltages (Vdd, Vss), and has an inverter input connected to the circuit input (14), and an inverter output (20), which provides an inverter output current corresponding to a circuit input voltage. A first resistive element comprises a third MOS transistor (24) and a fourth MOS transistor (26), the third and fourth transistors being of opposite conductivity types, and each having their gate and drain terminals connected to the inverter output (20) and the circuit output (22), and having their respective source terminals connected to respective ones of the first and second supply voltages (Vdd, Vss). A second resistive element comprises a fifth MOS transistor (30) and a sixth MOS transistor (32), the fifth and sixth transistors being of opposite conductivity types, and each having its drain-source path connected between the circuit output (22) and the circuit input (14), and having its gate connected to a respective voltage source (34, 36). The amplifier circuit is suitable for integration using CMOS techniques, and for use at radio frequencies, while providing good performance in terms of its noise figure. Alternative embodiments are disclosed having various combinations of the above components.
摘要翻译：放大器电路包括电路输入端（14）和电路输出端（22）。包括第一和第二MOS晶体管（16,18）的反相器连接在第一和第二电源电压（Vdd，Vss）之间，并且具有连接到电路输入端（14）的反相器输入端和反相器输出端（20），其提供对应于电路输入电压的逆变器输出电流。第一电阻元件包括第三MOS晶体管（24）和第四MOS晶体管（26），第三和第四晶体管具有相反的导电类型，并且其栅极和漏极端子连接到逆变器输出端（20），并且电路输出（22），并且其各自的源极端子连接到第一和第二电源电压（Vdd，Vss）中的相应的一个。第二电阻元件包括第五MOS晶体管（30）和第六MOS晶体管（32），第五和第六晶体管具有相反的导电类型，并且其漏极源路径连接在电路输出端（22）和电路输入（14），并且其栅极连接到相应的电压源（34,36）。放大器电路适用于使用CMOS技术的集成，并且在无线电频率下使用，同时在其噪声系数方面提供良好的性能。公开了具有上述组件的各种组合的替代实施例。

9. 发明申请

WO2015117217A1 HIGH EFFICIENCY ULTRA-WIDEBAND AMPLIFIER 审中-公开
标题翻译：高效率超宽带放大器
公开(公告)号：WO2015117217A1
公开(公告)日：2015-08-13
申请号：PCT/CA2014/000085
申请日：2014-02-06
申请人： GHANNOUCHI, Fadhel M.
发明人： GHANNOUCHI, Fadhel M. , AKBARPOUR, Mohammadhassan , HELAOUI, Mohamed
IPC分类号： H03F1/02 , H03F3/21 , H04B1/04 , H04W88/02
CPC分类号： H03F3/265 , H03F1/0261 , H03F1/0288 , H03F1/223 , H03F1/3205 , H03F1/3217 , H03F1/56 , H03F3/193 , H03F3/195 , H03F3/21 , H03F3/211 , H03F3/3028 , H03F2200/222 , H03F2200/387 , H03F2200/451 , H03F2200/534 , H03F2200/541 , H03F2200/555
摘要： An amplifier comprising an active device having an output terminal for driving a load impedance in response to a signal applied to an input terminal and a current source connected to the active device to provide a bias to the active device wherein when the active device is operated an output power of the active device increases with increasing load impedance.
摘要翻译：一种放大器，包括有源器件，其具有用于响应于施加到输入端子的信号驱动负载阻抗的输出端子和连接到有源器件的电流源以向有源器件提供偏置，其中当有源器件被操作时有源器件的输出功率随着负载阻抗的增加而增加。

10. 发明申请

WO2012116954A1 TWO-STAGE CLASS AB OPERATIONAL AMPLIFIER 审中-公开
标题翻译：两级AB操作放大器
公开(公告)号：WO2012116954A1
公开(公告)日：2012-09-07
申请号：PCT/EP2012/053266
申请日：2012-02-27
申请人： ST-ERICSSON SA , NICOLLINI, Germano , PINNA, Carlo
发明人： NICOLLINI, Germano , PINNA, Carlo
IPC分类号： H03F3/30 , H03F3/45
CPC分类号： H03F3/45264 , H03F3/3028 , H03F3/45 , H03F3/4565 , H03F3/45663 , H03F2200/297 , H03F2200/453 , H03F2200/456 , H03F2203/30015 , H03F2203/30021 , H03F2203/30081 , H03F2203/30114 , H03F2203/45311 , H03F2203/45626 , H03F2203/45648 , H03F2203/45674 , H03F2203/45696 , H03F2203/45702 , H03H11/1213
摘要： The invention relates to a two stage class AB operational amplifier (200) for driving a load (L), comprising at least an input stage (201) comprising differential input terminals (IN+, IN-) and an output terminal (N) to provide a driving signal (VN). In addition, the operational amplifier comprises an output stage (202) comprising a first (A) and second (B) input terminals operatively associated to the input stage (201) to be driven on the basis of said driving signal (VN) and a driving circuit (203) operatively interposed between said input stage (201) and the output stage (202). The operational amplifier is characterised in that the driving circuit (203) comprises a first portion (204) comprising at least one resistor (R1) operatively connected between a first reference potential (Vcc) via a first circuitry block (MT, M11) comprising a PMOS transistor (MT) and a second reference potential (GND) via a second circuitry block (M12, MS) comprising a NMOS transistor (MS). The voltage drop (VR1) on said at least a first resistor (R1) is fixed to a value depending on said first (Vcc) and second (GND) reference potentials and the gate-source voltages of said PMOS (MT) and NMOS (MS) transistors, respectively. The driving circuit further comprises a second portion (205) comprising a first resistor (R2) and a second resistor (R2') having first terminals connected one another in a common terminal (P) which is connected to the output terminal (N) of the input stage. Said first resistor (R2) has a second terminal connected the first input terminal (A) of the output stage and said second resistor (R2') has a second terminal connected to the second input terminal (B) of the output stage. Said second terminals (A, B) of the first (R2) and second resistors (R2') are connected to the first reference potential (Vcc) via a third circuitry block (MW, M9) and to the second reference potential (GND) via a fourth circuitry block (M10, MX), respectively. Said third (MW, M9) and fourth (M10, MX) circuitry blocks are arranged to be operatively connected to said first (MT, M11) and second (M12, MS) circuitry blocks, respectively, so that the voltage drop (VR2) between the second terminals (A, B) is substantially equal to the value of the voltage drop (VR1) across said at least one resistor (R1).
摘要翻译：本发明涉及用于驱动负载（L）的两级AB运算放大器（200），其包括至少包括差分输入端（IN +，IN-）和输出端（N）的输入级（201），以提供驱动信号（VN）。此外，运算放大器包括输出级（202），包括与基于所述驱动信号（VN）驱动的输入级（201）可操作地相关联的第一（A）和第二（B）输入端，以及驱动电路（203）可操作地插入在所述输入级（201）和输出级（202）之间。运算放大器的特征在于，驱动电路（203）包括第一部分（204），第一部分（204）包括经由第一电路块（MT，M11）可操作地连接在第一参考电位（Vcc）之间的至少一个电阻器（R1） PMOS晶体管（MT）和第二参考电位（GND），经由包括NMOS晶体管（MS）的第二电路块（M12，MS）。所述至少第一电阻器（R1）上的电压降（VR1）固定为取决于所述第一（Vcc）和第二（GND）基准电位的值和所述PMOS（MT）和NMOS（ MS）晶体管。所述驱动电路还包括第二部分（205），包括第一电阻器（R2）和第二电阻器（R2'），所述第一电阻器（R2'）具有在公共端子（P）中彼此连接的第一端子，所述公共端子连接到所述输出端子输入阶段。所述第一电阻器（R2）具有与输出级的第一输入端子（A）连接的第二端子，而所述第二电阻器（R2'）具有连接到输出级的第二输入端子（B）的第二端子。所述第一（R2）和第二电阻（R2'）的所述第二端子（A，B）经由第三电路块（MW，M9）和第二参考电位（GND）连接到第一参考电位（Vcc）分别经由第四电路块（M10，MX）。所述第三（MW，M9）和第四（M10，MX）电路块分别布置成可操作地连接到所述第一（MT，M11）和第二（M12，MS）电路块，使得电压降（VR2）在第二端子（A，B）之间的电压基本上等于所述至少一个电阻器（R1）上的电压降（VR1）的值。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式