专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO99007067A1 OFFSET ADJUSTMENT OF CMOS MATCHED PAIRS WITH BODY VOLTAGE 审中-公开
标题翻译：具有体电压的CMOS匹配对的偏移调整
公开(公告)号：WO99007067A1
公开(公告)日：1999-02-11
申请号：PCT/US1998/015674
申请日：1998-07-27
IPC分类号： H03F3/45
CPC分类号： H03F3/45766 , H03F2203/45342
摘要： The present invention includes a method for reducing an offset voltage for transistors (220, 230). The method independently biases a substrate of one of the transistors (220) so that the threshold voltages of the transistors change. This change causes the gate-to-source voltage to change, which can be used to reduce the offset voltage. The biasing includes providing an adjustable bias voltage, such as provided by a digital-to-analog converter (270). The method further includes biasing a substrate of the other transistor (230). The offset voltage is measured at the gates of the transistors (220, 230). Once determined, the adjustable voltage is adjusted to maximally reduce the offset voltage.
摘要翻译：本发明包括用于减小晶体管（220,230）的偏移电压的方法。该方法独立地偏置晶体管（220）之一的衬底，使得晶体管的阈值电压发生变化。这种变化导致栅极 - 源极电压发生变化，这可以用于减小偏移电压。偏置包括提供诸如由数模转换器（270）提供的可调偏置电压。该方法还包括偏置另一晶体管（230）的衬底。在晶体管（220,230）的栅极处测量偏移电压。一旦确定，可调节的电压被调整以最大程度地减少偏移电压。

2. 发明申请

WO2007127777A3 CIRCUIT AND METHOD FOR DRIVING BULK CAPACITANCE OF AMPLIFIER INPUT TRANSISTORS 审中-公开
标题翻译：用于驱动放大器输入晶体管的大容量电容的电路和方法
公开(公告)号：WO2007127777A3
公开(公告)日：2009-01-22
申请号：PCT/US2007067380
申请日：2007-04-25
申请人： TEXAS INSTRUMENTS INC , ZHANG HAORAN
发明人： ZHANG HAORAN
IPC分类号： H03F3/45
CPC分类号： H03F3/45192 , H03F1/083 , H03F3/3022 , H03F3/45677 , H03F2200/453 , H03F2203/30033 , H03F2203/45248 , H03F2203/45318 , H03F2203/45342 , H03F2203/45352 , H03F2203/45366
摘要： Amplifier circuitry includes an input stage having a transconductance stage including first and second input transistors (60A) and a first tail current source, gates of the first and second input transistors being coupled to first and second input signals, respectively. A bulk electrode capacitance driver (15) includes third and fourth input transistors and first and second associated cascode transistors (111A) and a second tail current source coupled to the sources and bulk electrodes of the third and fourth input transistors and to the bulk electrodes of the first and second input transistors. The gates of the third and fourth input transistors are coupled to the first and second input voltage signals, respectively, and the gates of the first and second cascode transistors are coupled to the second and first input voltage signals, respectively.
摘要翻译：放大器电路包括具有包括第一和第二输入晶体管（60A）和第一尾电流源的跨导级的输入级，第一和第二输入晶体管的栅极分别耦合到第一和第二输入信号。体电极电容驱动器（15）包括第三和第四输入晶体管以及耦合到第三和第四输入晶体管的源极和体电极的第一和第二相关共源共栅晶体管（111A）和第二尾电流源，第一和第二输入晶体管。第三和第四输入晶体管的栅极分别耦合到第一和第二输入电压信号，并且第一和第二共源共栅晶体管的栅极分别耦合到第二和第一输入电压信号。

3. 发明申请

WO2010102211A1 MULTI-PATH, MULTI-OXIDE-THICKNESS AMPLIFIER CIRCUIT 审中-公开
标题翻译：多通道，多氧化物厚度放大器电路
公开(公告)号：WO2010102211A1
公开(公告)日：2010-09-10
申请号：PCT/US2010/026371
申请日：2010-03-05
申请人： ANALOG DEVICES, INC. , SHIBATA, Hajime
发明人： SHIBATA, Hajime
IPC分类号： H03F1/08
CPC分类号： H03F3/4521 , H03F3/211 , H03F2203/21112 , H03F2203/21157 , H03F2203/45008 , H03F2203/45342 , H03F2203/45354 , H03F2203/45481
摘要： An embodiment of a multi-path, multi-oxide-thickness amplifier circuit includes a first amplifier having at least one thin-oxide output transistor, and a second amplifier having at least one thick-oxide output transistor. The first and second amplifiers are connected in parallel with each other between an input terminal and an output terminal of the amplifier circuit. The thin-oxide output transistor has a gate-oxide layer thickness that is less than a gate-oxide layer thickness of the thick-oxide output transistor.
摘要翻译：多路径多氧化物厚度放大器电路的实施例包括具有至少一个薄氧化物输出晶体管的第一放大器和具有至少一个厚氧化物输出晶体管的第二放大器。第一和第二放大器在放大器电路的输入端和输出端之间彼此并联连接。薄氧化物输出晶体管具有小于厚氧化物输出晶体管的栅极 - 氧化物层厚度的栅极 - 氧化物层厚度。

4. 发明申请

WO2009092475A2 METHOD AND APPARATUS FOR IMPROVEMENT OF MATCHING FET CURRENTS USING A DIGITAL TO ANALOG CONVERTER 审中-公开
标题翻译：使用数字到模拟转换器来改善匹配FET电流的方法和装置
公开(公告)号：WO2009092475A2
公开(公告)日：2009-07-30
申请号：PCT/EP2008/065828
申请日：2008-11-19
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION , IBM UNITED KINGDOM LIMITED , BAUMGARTNER, Steven, John , SILJENBERG, David , WOESTE, Dana, Marie
发明人： BAUMGARTNER, Steven, John , SILJENBERG, David , WOESTE, Dana, Marie
CPC分类号： H03F3/45183 , H03F3/45654 , H03F3/45659 , H03F2203/45008 , H03F2203/45082 , H03F2203/45342 , H03F2203/45354 , H03F2203/45418 , H03F2203/45438 , H03F2203/45588 , H03F2203/45616 , H03F2203/45681
摘要： A method, apparatus and design structure to equalize currents on a matching pair of FETs having sources connected together on a silicon on insulator semiconductor chip, or other chip wherein FET bodies can be individually biased. During a determination period, functional inputs coupled to the gates of the matching pair of FETs are short circuited, and a DAC adjusts a first body voltage of a first FET in the matching pair of FETs relative to a second body voltage of a second FET in the matching pair of FETs until a currents in the first FET and the second FET are equal, within resolution of the DACs voltage granularity. A proper DAC control value is stored and applied to the DAC following the determination period when the short circuit is removed from the functional inputs.
摘要翻译：一种在绝缘体上半导体芯片上连接在一起的源的匹配对的一对FET或其它FET体可被单独偏置的其它芯片的电流均衡的方法，装置和设计结构。在确定期间，耦合到匹配的一对FET的栅极的功能输入短路，并且DAC相对于第二FET的第二体电压调整匹配的一对FET中的第一FET的第一体电压在DAC电压粒度的分辨率内，直到第一FET和第二FET中的电流相等的匹配的一对FET。在从功能输入断开短路的确定周期之后，将适当的DAC控制值存储并应用于DAC。

5. 发明申请

WO2007127777A2 CIRCUIT AND METHOD FOR DRIVING BULK CAPACITANCE OF AMPLIFIER INPUT TRANSISTORS 审中-公开
标题翻译：用于驱动放大器输入晶体管的大容量电容的电路和方法
公开(公告)号：WO2007127777A2
公开(公告)日：2007-11-08
申请号：PCT/US2007/067380
申请日：2007-04-25
申请人： TEXAS INSTRUMENTS INCORPORATED , ZHANG, Haoran
发明人： ZHANG, Haoran
IPC分类号： H03F3/45
CPC分类号： H03F3/45192 , H03F1/083 , H03F3/3022 , H03F3/45677 , H03F2200/453 , H03F2203/30033 , H03F2203/45248 , H03F2203/45318 , H03F2203/45342 , H03F2203/45352 , H03F2203/45366
摘要： Amplifier circuitry includes an input stage having a transconductance stage including first and second input transistors (60A) and a first tail current source, gates of the first and second input transistors being coupled to first and second input signals, respectively. A bulk electrode capacitance driver (15) includes third and fourth input transistors and first and second associated cascode transistors (111A) and a second tail current source coupled to the sources and bulk electrodes of the third and fourth input transistors and to the bulk electrodes of the first and second input transistors. The gates of the third and fourth input transistors are coupled to the first and second input voltage signals, respectively, and the gates of the first and second cascode transistors are coupled to the second and first input voltage signals, respectively.
摘要翻译：放大器电路包括具有包括第一和第二输入晶体管（60A）和第一尾电流源的跨导级的输入级，第一和第二输入晶体管的栅极分别耦合到第一和第二输入信号。体电极电容驱动器（15）包括第三和第四输入晶体管以及耦合到第三和第四输入晶体管的源极和体电极的第一和第二相关共源共栅晶体管（111A）和第二尾电流源，第一和第二输入晶体管。第三和第四输入晶体管的栅极分别耦合到第一和第二输入电压信号，并且第一和第二共源共栅晶体管的栅极分别耦合到第二和第一输入电压信号。

6. 发明申请

WO2007048007A2 WIDEBAND CIRCUITS AND METHODS 审中-公开
标题翻译：宽带电路和方法
公开(公告)号：WO2007048007A2
公开(公告)日：2007-04-26
申请号：PCT/US2006041187
申请日：2006-10-20
申请人： WILINX INC , BAGHERI MAHDI , BAGHERI RAHIM , ROSTAMI EDRIS , KOMIJANI ABBAS , MIRZAEI AHMAD , DJAFARI MASOUD
发明人： BAGHERI MAHDI , BAGHERI RAHIM , ROSTAMI EDRIS , KOMIJANI ABBAS , MIRZAEI AHMAD , DJAFARI MASOUD
IPC分类号： H03F3/191
CPC分类号： H03F1/48 , H03F3/191 , H03F3/45179 , H03F3/45475 , H03F2200/168 , H03F2200/36 , H03F2203/45302 , H03F2203/45318 , H03F2203/45342 , H03F2203/45354
摘要： Embodiments of the present invention include circuits and methods with wide bandwidths. In one embodiment, parasitic capacitances of the output of a first stage and the input of a second stage are included in a network. The output of the first stage is coupled to the input of the network, and the input of the second stage is coupled to an intermediate node of the network. In one embodiment, the parasitic capacitance of the second stage is the largest capacitance in the network. In another embodiment, passive networks are coupled to the outputs of a stage, and one or more current injection circuits may be used to extend the bandwidth of the circuit.
摘要翻译：本发明的实施例包括具有宽带宽的电路和方法。在一个实施例中，第一级的输出和第二级的输入的寄生电容包括在网络中。第一级的输出耦合到网络的输入，并且第二级的输入耦合到网络的中间节点。在一个实施例中，第二级的寄生电容是网络中最大的电容。在另一个实施例中，无源网络耦合到级的输出，并且可以使用一个或多个电流注入电路来扩展电路的带宽。

7. 发明申请

WO2016066075A1 一种超低工作电压轨到轨运算放大器及其差分输入放大级电路及输出级电路审中-公开
公开(公告)号：WO2016066075A1
公开(公告)日：2016-05-06
申请号：PCT/CN2015/092895
申请日：2015-10-27
申请人：华为技术有限公司
发明人：唐样洋 , 张臣雄
IPC分类号： H03F3/45
CPC分类号： H03F1/0205 , H03F1/38 , H03F3/45183 , H03F3/45219 , H03F3/45273 , H03F2200/135 , H03F2200/153 , H03F2200/513 , H03F2200/87 , H03F2203/45028 , H03F2203/45036 , H03F2203/45051 , H03F2203/45054 , H03F2203/45114 , H03F2203/45124 , H03F2203/45134 , H03F2203/45221 , H03F2203/45281 , H03F2203/45288 , H03F2203/45342
摘要：一种差分输入放大级电路（100），包括电压单元（10）、第一及第二衬底驱动晶体管（20、30）、第一及第二镜像电流源（40、50）及差分放大单元（60），电压单元（10）包括第一至第三电压输出端（11、12、13），第一电压输出端（11）连接至第一及第二衬底驱动晶体管（20、30），第一及第二衬底驱动晶体管（20、30）分别接收第一及第二输入电压，并将其转出成第一及第二输出电流，差分放大单元（60）在第一至第三电压输出端（11、12、13）的电压作用下分别输出第一及第二调节电流，第一及第二镜像电流源（40、50）分别根据第一输出电流和第一调节电流、及第二输出电流和第二调节电流输出第一及第二预定电流（I out + 、I out - ），从而维持差分输入放大级电路（100）的跨导恒定，因此，提高了输出的稳定性。另外还提供了输出级电路（200）及超低工作电压轨到轨运算放大电路（300）。

8. 发明申请

WO2010151270A1 EVEN-ORDER HARMONICS CALIBRATION 审中-公开
标题翻译：偶数谐波校准
公开(公告)号：WO2010151270A1
公开(公告)日：2010-12-29
申请号：PCT/US2009/049268
申请日：2009-06-30
申请人： NANOAMP MOBILE, INC. , XING, Nianwei , SHEN, David, H. , SCHUUR, Axel , SHEN, Ann, P.
发明人： XING, Nianwei , SHEN, David, H. , SCHUUR, Axel , SHEN, Ann, P.
IPC分类号： H03F1/32 , H03F3/45
CPC分类号： H03F3/45183 , H03F1/3211 , H03F2203/45342
摘要： Circuits and methods for a differential circuit involve having one of more pairs of differential transistors with back-gate terminals, where each of the back-gate terminals is biased by a tunable back-gate voltage to compensate for circuit mismatches in the differential circuit and reduce or eliminate even-order harmonics in the output signal. A compensation circuit can be configured to receive data relating to the differential output signal of the differential circuit, and to supply one or more back-gate voltages to the back-gate terminals of the differential transistors to adjust threshold voltages of the differential transistors and suppress even-order harmonics in the differential output signal of the differential circuit.
摘要翻译：用于差分电路的电路和方法涉及具有多对具有背栅极端子的差分晶体管中的一个，其中每个背栅极端子被可调谐的栅极电压偏置以补偿差分电路中的电路不匹配并且减小或消除输出信号中的偶次谐波。补偿电路可以被配置为接收与差分电路的差分输出信号相关的数据，并且向差分晶体管的背栅极端子提供一个或多个反向栅极电压，以调整差分晶体管的阈值电压并抑制差分电路的差分输出信号中的偶次谐波。

9. 发明申请

WO2009092475A3 METHOD AND APPARATUS FOR IMPROVEMENT OF MATCHING FET CURRENTS USING A DIGITAL TO ANALOG CONVERTER 审中-公开
标题翻译：使用数字到模拟转换器改善匹配FET电流的方法和装置
公开(公告)号：WO2009092475A3
公开(公告)日：2010-02-04
申请号：PCT/EP2008065828
申请日：2008-11-19
申请人： IBM , IBM UK , BAUMGARTNER STEVEN JOHN , SILJENBERG DAVID , WOESTE DANA MARIE
发明人： BAUMGARTNER STEVEN JOHN , SILJENBERG DAVID , WOESTE DANA MARIE
IPC分类号： H03F3/45
CPC分类号： H03F3/45183 , H03F3/45654 , H03F3/45659 , H03F2203/45008 , H03F2203/45082 , H03F2203/45342 , H03F2203/45354 , H03F2203/45418 , H03F2203/45438 , H03F2203/45588 , H03F2203/45616 , H03F2203/45681
摘要： A method, apparatus and design structure to equalize currents on a matching pair of FETs having sources connected together on a silicon on insulator semiconductor chip, or other chip wherein FET bodies can be individually biased. During a determination period, functional inputs coupled to the gates of the matching pair of FETs are short circuited, and a DAC adjusts a first body voltage of a first FET in the matching pair of FETs relative to a second body voltage of a second FET in the matching pair of FETs until a currents in the first FET and the second FET are equal, within resolution of the DACs voltage granularity. A proper DAC control value is stored and applied to the DAC following the determination period when the short circuit is removed from the functional inputs.
摘要翻译：一种在绝缘体上半导体芯片上连接在一起的源的匹配对的一对FET或其它FET体可以被单独偏置的其他芯片的电流均衡的方法，装置和设计结构。在确定期间，耦合到匹配的一对FET的栅极的功能输入短路，并且DAC相对于第二FET的第二体电压调整匹配的一对FET中的第一FET的第一体电压在DAC电压粒度的分辨率内，直到第一FET和第二FET中的电流相等的匹配的一对FET。在从功能输入断开短路的确定周期之后，将适当的DAC控制值存储并应用于DAC。

10. 发明申请

WO2009110455A1 半導体差動増幅器审中-公开
标题翻译：半导体差分放大器
公开(公告)号：WO2009110455A1
公开(公告)日：2009-09-11
申请号：PCT/JP2009/053942
申请日：2009-03-03
申请人：独立行政法人産業技術総合研究所 , 大内真一
发明人：大内真一
IPC分类号： H03F3/16 , H03F3/45
CPC分类号： H03F3/45183 , H03F1/0261 , H03F2203/45342 , H03F2203/45354
摘要：　広範囲にわたり閾値調整用バイアスを利用可能にし、半導体差動増幅器の入力電圧振幅を、電源電位から接地電位までに広げ、更に、このすべての電圧範囲で同相分を除去しつつ、自動的に差動対の飽和領域での動作を保証する回路を提供することを課題とする。　２つの４端子フィン型ＦＥＴのそれぞれの第１のゲートを差動対の入力とし、該４端子フィン型ＦＥＴのそれぞれの第２のゲートは互いに結合されるとともに、入力同相分対して単調減少する信号が入力されることを特徴とする半導体差動増幅器である。
摘要翻译：提供了一种用于调节在宽范围内可用的阈值的偏置的电路，将半导体差分放大器的输入电压的幅度从电源电位扩展到接地电位，并且确保在a的饱和区域中自动运行同时在整个电压范围内去除同相分量。半导体差分放大器的特征在于，两个四端鳍式FET的第一栅极用作差分对的输入，四端鳍式FET的第二栅极互连，输入相位分量。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式