专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2019141355A1 POWER AMPLIFIER ARRANGEMENT 审中-公开
公开(公告)号：WO2019141355A1
公开(公告)日：2019-07-25
申请号：PCT/EP2018/051091
申请日：2018-01-17
申请人： TELEFONAKTIEBOLAGET LM ERICSSON (PUBL)
发明人： ELGAARD, Christian , ANDERSSON, Stefan , SUNDSTRÖM, Lars
IPC分类号： H03F1/30 , H03F1/32 , H03F3/195 , H03F3/213
CPC分类号： H03F1/301 , H03F1/3205 , H03F1/3211 , H03F3/195 , H03F3/213 , H03F2200/102 , H03F2200/534 , H03F2200/537 , H03F2200/75 , H03F2203/45112 , H03F2203/45154 , H03F2203/45172 , H03F2203/45228 , H03F2203/45286 , H03F2203/45292 , H03F2203/45294 , H03F2203/45454 , H03F2203/45456 , H03F2203/45541 , H03F2203/45542
摘要： A power amplifier arrangement comprises a power amplifier comprising at least one transistor having a first gate and a second gate. The first gate is configured to receive a radio frequency input signal superimposed with a first control signal, and the second gate is configured to receive a second control signal. The first control signal is a linearization signal varying in relation to an envelope of the input signal and the second control signal is a temperature compensation signal varying in relation to a temperature of the power amplifier, or vice versa.

2. 发明申请

WO2018052539A1 CASCODE AMPLIFIER BIAS CIRCUITS 审中-公开
标题翻译： CASCODE放大器偏置电路
公开(公告)号：WO2018052539A1
公开(公告)日：2018-03-22
申请号：PCT/US2017/044015
申请日：2017-07-26
申请人： PEREGRINE SEMICONDUCTOR CORPORATION
发明人： KLAREN, Jonathan , WAGH, Poojan , KOVAC, David , SHAPIRO, Eric S. , CALANCA, Neil , NOBBE, Dan William , MURPHY, Christopher , ENGLEKIRK, Robert Mark , AYRANCI, Emre , BARGROFF, Keith , RANTA, Tero Tapio
IPC分类号： H03F3/195 , H03F3/213 , H03F3/24 , H03F1/22 , H03F1/30
CPC分类号： H03F1/223 , H03F1/301 , H03F1/56 , H03F3/193 , H03F3/195 , H03F3/213 , H03F3/245 , H03F2200/102 , H03F2200/105 , H03F2200/165 , H03F2200/18 , H03F2200/21 , H03F2200/222 , H03F2200/225 , H03F2200/243 , H03F2200/294 , H03F2200/297 , H03F2200/301 , H03F2200/306 , H03F2200/387 , H03F2200/391 , H03F2200/399 , H03F2200/42 , H03F2200/451 , H03F2200/48 , H03F2200/489 , H03F2200/492 , H03F2200/498 , H03F2200/555 , H03F2200/61 , H03F2200/78
摘要： Bias circuits and methods for silicon-based amplifier architectures that are tolerant of supply and bias voltage variations, bias current variations, and transistor stack height, and compensate for poor output resistance characteristics. Embodiments include power amplifiers and low-noise amplifiers that utilize a cascode reference circuit to bias the final stages of a cascode amplifier under the control of a closed loop bias control circuit. The closed loop bias control circuit ensures that the current in the cascode reference circuit is approximately equal to a selected multiple of a known current value by adjusting the gate bias voltage to the final stage of the cascode amplifier. The final current through the cascode amplifier is a multiple of the current in the cascode reference circuit, based on a device scaling factor representing the relative sizes of the transistor devices in the cascode amplifier and in the cascode reference circuit.
摘要翻译：用于基于硅的放大器架构的偏置电路和方法，其耐受电源和偏置电压变化，偏置电流变化和晶体管堆叠高度，并补偿较差的输出电阻特性。实施例包括利用共源共栅基准电路在闭环偏置控制电路的控制下偏置共源共栅放大器的最后级的功率放大器和低噪声放大器。闭环偏置控制电路通过调整共射 - 共基放大器的最后级的栅极偏置电压，确保共源共栅参考电路中的电流近似等于已知电流值的选定倍数。通过级联放大器的最终电流是级联基准电路中的电流的倍数，基于表示级联放大器和级联基准电路中的晶体管器件的相对尺寸的器件缩放因子。

3. 发明申请

WO2017144724A1 CONVERTISSEUR COURANT-TENSION, ÉTAGE D'ENTRÉE D'UN AMPLIFICATEUR ET AMPLIFICATEUR CORRESPONDANT 审中-公开
标题翻译：电流电压转换器，放大器和相应放大器的输入级
公开(公告)号：WO2017144724A1
公开(公告)日：2017-08-31
申请号：PCT/EP2017/054518
申请日：2017-02-27
申请人： DEVIALET
发明人： CALMEL, Pierre-Emmanuel
IPC分类号： H03F1/08 , H03F1/26
CPC分类号： H03F1/086 , H03F1/26 , H03F1/301 , H03F2200/03 , H03F2200/91
摘要： Le convertisseur (22) courant-tension à réflecteur de courant comporte : une résistance (36) de conversion du courant en tension agencée en sortie (26); - un circuit réflecteur de courant (38) comportant un premier et un second générateurs de courant constant (40, 42) reliés chacun à la sortie (26) et comportant une résistance (124, 126) et un étage à transistor (128, 130) comportant un transistor principal (128A, 130A), la grille de chaque étage à transistor (128, 130) étant reliée à un potentiel fixe. Il comporte un unique étage à grille commune (46) comportant un transistor principal (46A) monté en série avec le premier générateur de courant constant (42). L'étage à grille commune (46) et l'étage à transistor (128) du second générateur de courant constant (40) comportent chacun un organe de commande (46B, 128B) propre à imposer une tension de commande sur la grille du transistor principal (46A, 128A), les organes de commande (46B, 128B) étant reliés entre eux en série pour former une branche (131) de réinjection des courants parasites dus aux condensateurs parasites des transistors (46A, 128A) dans le circuit réflecteur de courant (38).
摘要翻译：转换器（22）的电流 - 电压＆amp; 电流反射器包括：电阻器（36），用于将电流转换为布置在输出端（26）处的电压; - 电流反射器电路（38），其具有均连接到电流反射器电路（38）的第一和第二恒定电流发生器（40,42）。出口（26）并具有阻力（124,126）和台阶晶体管（128,130），具有主级晶体管（128A，130A），每级的栅极; 晶体管（128,130）被连接; 一个固定的潜力。它有一个单一的阶段和agrave; 具有安装的主晶体管（46A）的公共栅极（46）与第一恒流发生器（42）串联。设置＆agrave; 通用网格（46）和step（＆）; 第二恒流发生器（40）的晶体管（128）各自具有单独的控制器（46B，128B）; 强加主晶体管（46A，128A），所述控制装置（46B，128B）é为连接（E S）它们以s E系列，以形成分支（131）Ré注入的栅极的控制电压由电流反射器电路（38）中的晶体管（46A，128A）的寄生电容引起的寄生电流。

4. 发明申请

WO2017083052A3 VARIABLE GAIN AMPLIFIER WITH IMPROVED POWER SUPPLY NOISE REJECTION 审中-公开
标题翻译：具有改善的电源噪声抑制的可变增益放大器
公开(公告)号：WO2017083052A3
公开(公告)日：2017-06-15
申请号：PCT/US2016056905
申请日：2016-10-13
申请人： QUALCOMM INC
发明人： YUAN XIAOBIN , NATONIO JOSEPH , BARTHOLOMEW KEVIN ROBERT , PRASAD MANGAL
IPC分类号： H03K19/0175 , H03F3/45
CPC分类号： H03G3/20 , H03F1/301 , H03F3/45197 , H03F3/45479 , H03F2203/45154 , H03F2203/45458 , H03F2203/45488 , H03F2203/45494 , H03G1/0023 , H03G1/0029 , H03G5/28 , H03K19/018514
摘要： A voltage gain amplifier (VGA) configured to have reduced supply noise. The VGA includes first resistor, first FET, and a first current-source coupled between first and second voltage rails. The VGA includes second resistor, second FET, and second current-source coupled between the voltage rails. A variable resistor is coupled between the respective sources of the first and second FETs. Variable capacitors are coupled between the first or a third voltage rail and the sources of the first and second input FETs, respectively. If capacitors are coupled to the first voltage rail, noise cancellation occurs across the gate-to-source voltages of the FETs if an input differential signal applied to the gates of the FETs is derived from a supply voltage at the first voltage rail. If capacitors are coupled to the third rail, supply noise is reduced if the supply voltage at the third rail is generated by a cleaner regulator.
摘要翻译：电压增益放大器（VGA）配置为降低电源噪声。 VGA包括第一电阻器，第一FET和耦合在第一和第二电压轨之间的第一电流源。 VGA包括第二电阻器，第二FET和耦合在电压轨之间的第二电流源。可变电阻器耦合在第一和第二FET的相应源极之间。可变电容器分别耦合在第一或第三电压轨与第一和第二输入FET的源极之间。如果电容器耦合到第一电压轨，则如果施加到FET的栅极的输入差分信号是从第一电压轨处的电源电压导出的，则在FET的栅极到源极电压之间发生噪声消除。如果电容耦合到第三轨，如果第三轨电源电压由更清洁的调节器产生，则电源噪声会降低。

5. 发明申请

WO2017044182A1 DISCRETE TIME CURRENT MULTIPLIER CIRCUIT 审中-公开
标题翻译：离散时间电流累加器电路
公开(公告)号：WO2017044182A1
公开(公告)日：2017-03-16
申请号：PCT/US2016/041371
申请日：2016-07-07
申请人： RAYTHEON COMPANY
发明人： KULTRAN, Denpol , CHON, Won , MARR, Harry B.
IPC分类号： H03H15/00
CPC分类号： G06G7/163 , H03F1/301 , H03F1/304 , H03H15/00
摘要： There is provided a programmable multiplier circuit for multiplying an input voltage signal by a binary coefficient, the multiplier circuit including a transconductor including a first amplifying transistor configured to convert the input voltage signal to a current signal, the first amplifying transistor having a gate configured to receive the input voltage signal, and a coefficient multiplier coupled to the transconductor and configured to multiply the current signal by the binary coefficient to generate an amplified current signal.
摘要翻译：提供了一种用于将输入电压信号乘以二进制系数的可编程乘法器电路，所述乘法器电路包括跨导体，其包括被配置为将输入电压信号转换为电流信号的第一放大晶体管，第一放大晶体管具有被配置为接收所述输入电压信号，以及系数乘法器，耦合到所述跨导体并且被配置为将所述电流信号乘以所述二进制系数以产生放大的电流信号。

6. 发明申请

WO2016205049A1 BIAS CIRCUITRY FOR DEPLETION MODE AMPLIFIERS 审中-公开
标题翻译：用于放电模式放大器的偏置电路
公开(公告)号：WO2016205049A1
公开(公告)日：2016-12-22
申请号：PCT/US2016/036546
申请日：2016-06-09
申请人： RAYTHEON COMPANY
发明人： BETTENCOURT, John, P. , BIELUNIS, Alan, J. , RODRIGUEZ, Istvan , WANG, Zhaoyang, C.
IPC分类号： H03F1/30 , H03F3/19 , H03F3/193 , H03F3/195 , H03F3/72
CPC分类号： H03F3/195 , H03F1/301 , H03F1/303 , H03F3/193 , H03F3/213 , H03F3/72 , H03F2200/18 , H03F2200/258 , H03F2200/27 , H03F2200/451 , H03F2203/7203
摘要： A circuit (10) having an amplifier (11), comprising: a depletion mode transistor (Q1) having a source electrode coupled to a reference potential; a drain electrode coupled to a potential (V DD ) more positive than the reference potential; and a gate electrode for coupling to an input signal. The circuit (10) includes a bias circuit (12), comprising: a current source; and biasing circuitry coupled to the current source and between the potential (V DD ) more positive than the reference potential and a potential (-V SS ) more negative than the reference potential. A control circuit is connected to the current source for controlling the amount of current produced by the current source to the biasing circuitry.
摘要翻译：一种具有放大器（11）的电路（10），包括：耗尽型晶体管（Q1），其具有耦合到参考电位的源电极; 耦合到比参考电位更正的电位（VDD）的漏电极; 以及用于耦合到输入信号的栅电极。电路（10）包括偏置电路（12），包括：电流源; 以及耦合到电流源并且在比参考电位更正的电位（VDD）和比参考电位更负的电位（-VSS）的偏置电路。控制电路连接到电流源，用于控制由电流源产生的电流量到偏置电路。

7. 发明申请

WO2016040688A3 HIGH LINEARITY CMOS RF POWER AMPLIFIERS IN WIFI APPLICATIONS 审中-公开
标题翻译： WIFI应用中的高线性CMOS射频功率放大器
公开(公告)号：WO2016040688A3
公开(公告)日：2016-09-09
申请号：PCT/US2015049501
申请日：2015-09-10
申请人： RFAXIS INC
发明人： GORBACHOV OLEKSANDR , LI QIANG , ASHBAUGH FLOYD , SEYEDI AYDIN , MUSIOL LOTHAR , ZHANG LISETTE L
IPC分类号： H03G3/20 , H04B1/04
CPC分类号： H03F3/193 , H03F1/0261 , H03F1/301 , H03F1/3205 , H03F2200/18 , H03F2200/451
摘要： An RF power amplifier biasing circuit has a start ramp signal input, a main current source input, an auxiliary current source input, and a circuit output. A ramp-up capacitor is connected to the auxiliary current source input. A ramp-up switch transistor is connected to the start ramp signal input and is selectively thereby to connect the auxiliary current source input to the ramp-up capacitor. A buffer stage has an input connected to the ramp-up capacitor and an output connected to the main current source input at a sum node. A mirror transistor has a gate terminal corresponding to the circuit output and a source terminal connected to the sum node and to the gate terminal.
摘要翻译： RF功率放大器偏置电路具有启动斜坡信号输入，主电流源输入，辅助电流源输入和电路输出。辅助电流源输入端连接有上拉电容。斜坡开关晶体管连接到起始斜坡信号输入，并且选择性地将辅助电流源输入端连接到斜坡上升电容器。缓冲级具有连接到斜坡上升电容器的输入端和连接到和节点处的主电流源输入端的输出端。反射镜晶体管具有对应于电路输出的栅极端子和连接到和节点和栅极端子的源极端子。

8. 发明申请

WO2016040688A2 COMPLEMENTARY METAL OXIDE SEMICONDUCTOR RADIO FREQUENCY POWER AMPLIFIERS WITH HIGH LINEARITY ACROSS A WIDE RANGE OF BURST SIGNALS IN WIFI APPLICATIONS 审中-公开
标题翻译：互补金属氧化物半导体无线电频率功率放大器，具有高线性度，广泛应用于WIFI应用中的BURST信号
公开(公告)号：WO2016040688A2
公开(公告)日：2016-03-17
申请号：PCT/US2015/049501
申请日：2015-09-10
申请人： RFAXIS, INC.
发明人： GORBACHOV, Oleksandr , LI, Qiang , ASHBAUGH, Floyd , SEYEDI, Aydin , MUSIOL, Lothar , ZHANG, Lisette L.
IPC分类号： H03F1/02 , H03F1/30
CPC分类号： H03F3/193 , H03F1/0261 , H03F1/301 , H03F1/3205 , H03F2200/18 , H03F2200/451
摘要： An RF power amplifier biasing circuit has a start ramp signal input, a main current source input, an auxiliary current source input, and a circuit output. A ramp-up capacitor is connected to the auxiliary current source input. A ramp-up switch transistor is connected to the start ramp signal input and is selectively thereby to connect the auxiliary current source input to the ramp-up capacitor. A buffer stage has an input connected to the ramp-up capacitor and an output connected to the main current source input at a sum node. A mirror transistor has a gate terminal corresponding to the circuit output and a source terminal connected to the sum node and to the gate terminal.
摘要翻译： RF功率放大器偏置电路具有启动斜坡信号输入，主电流源输入，辅助电流源输入和电路输出。辅助电流源输入端连接有上拉电容。斜坡开关晶体管连接到起始斜坡信号输入，并且选择性地将辅助电流源输入端连接到斜坡上升电容器。缓冲级具有连接到斜坡上升电容器的输入端和连接到和节点处的主电流源输入端的输出端。反射镜晶体管具有对应于电路输出的栅极端子和连接到和节点和栅极端子的源极端子。

9. 发明申请

WO2016012571A1 ETAGE D'ENTRÉE D'UN AMPLIFICATEUR ET AMPLIFICATEUR CORRESPONDANT 审中-公开
标题翻译：放大器和相应放大器的输入级
公开(公告)号：WO2016012571A1
公开(公告)日：2016-01-28
申请号：PCT/EP2015/066946
申请日：2015-07-23
申请人： DEVIALET
发明人： CALMEL, Pierre-Emmanuel , HUFFENUS, Alexandre
IPC分类号： H03F1/08 , H03F1/30 , H03F1/32 , H03F3/181
CPC分类号： H03F1/3205 , H03F1/086 , H03F1/301 , H03F3/16 , H03F3/181 , H03F2200/03
摘要： L'étage d'entrée (16) d'un amplificateur (10) haute fidélité à haute linéarité et faible taux de distorsion comporte : - une entrée (12) pour le signal numérique à convertir; - une sortie en tension (26) pour la tension convertie; - un convertisseur numérique-analogique (20) dont l'entrée forme l'entrée (12) pour le signal numérique à convertir, le convertisseur numérique-analogique (20) disposant d'une borne de signal (24); - une résistance (36) de conversion du courant en tension agencée entre la sortie en tension (26) et un potentiel de référence; et - un convertisseur courant-tension (22) à sortie en tension, agencé entre la borne de signal (24) et la sortie en tension (26), le convertisseur courant-tension (22) comportant un transistor (46). La source du transistor (46) est reliée uniquement à la borne de signal (24) du convertisseur numérique-analogique (20).
摘要翻译：具有高线性度和低失真率的高保真放大器（10）的输入级（16）包括： - 要转换的数字信号的输入（12）; - 转换电压的电压输出（26）; - 数字/模拟转换器（20），其输入形成用于要转换的数字信号的输入（12），数模转换器（20）具有访问信号端子（24）的功能。 - 设置在所述电压输出（26）和参考电位之间的电压电流转换电阻（36）以及 - 电压/电压转换器（22），其具有电压输出并且布置在信号端子（24）和电压出口（26）之间。电流/电压转换器（22）包括晶体管（46）。晶体管（46）的源极仅连接到数字/模拟转换器（20）的信号端子（24）。

10. 发明申请

WO2014080668A1 高周波増幅回路审中-公开
标题翻译：高频放大器电路
公开(公告)号：WO2014080668A1
公开(公告)日：2014-05-30
申请号：PCT/JP2013/070842
申请日：2013-08-01
申请人：株式会社村田製作所
发明人：廣岡博之
IPC分类号： H03F1/30 , H03F3/193 , H04B1/04
CPC分类号： H03F1/301 , H03F3/193 , H03F2200/15 , H03F2200/18
摘要：高周波増幅回路（１０）は、高周波増幅用のＦＥＴ（１０１）、定電圧回路（１１１）、電圧補償回路（１１２）を備える。ゲートバイアス電圧印加端子（ＰＶＧ）とグランドとの間には、抵抗器（２０１）と定電圧回路（１１１）が直列接続されている。抵抗器（２０１）と定電圧回路（１１１）との接続点とＦＥＴ（１０１）との間には、電圧補償回路（１１２）が接続されている。電圧補償回路（１１０）は、抵抗器（２０１）と定電圧回路（１１１）との接続点にゲートが接続するＦＥＴ（１０２）と、ＦＥＴ（１０２）のソースとグランドとの間に直列接続された抵抗器（２０２，２０３）、ＦＥＴ（１０３）を備える。ＦＥＴ（１０３）のゲートは抵抗器（２０２，２０３）の接続点に接続し、ＦＥＴ（１０３）のドレインは、抵抗器（２０４）を介してＦＥＴ（１０１）のゲートに接続している。
摘要翻译：该高频放大器电路（10）设置有用于高频放大的FET（101），恒压电路（111）和电压补偿电路（112）。栅极偏置电压施加端子（PVG）和地之间串联连接有电阻器（201）和恒压电路（111）。电压补偿电路（112）连接在FET（101）与电阻器（201）的连接点和恒压电路（111）之间。电压补偿电路（110）具有FET（102），栅极连接到电阻器（201）和恒压电路（111）的连接点，串联连接在FET（102）的源极和源极之间的电阻器（202,203），以及FET（103））。 FET（103）的栅极连接到电阻（202,203）的连接点，FET（103）的漏极通过电阻（204）与FET（101）的栅极连接。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式