专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2019118711A1 PHYSICAL IDENTIFIERS FOR AUTHENTICATING AN IDENTITY OF A SEMICONDUCTOR COMPONENT 审中-公开
公开(公告)号：WO2019118711A1
公开(公告)日：2019-06-20
申请号：PCT/US2018/065427
申请日：2018-12-13
申请人： GOOGLE LLC
发明人： YANG, Andy , JOHNSON, Scott D. , BOS, Lynn , MUELLER, Neal
IPC分类号： G06F21/44 , G06K9/00 , G06K9/20 , G06K9/46 , H04L29/06
CPC分类号： G11C8/20 , G06F21/44 , G06F21/71 , G06K9/00577 , G11C7/24 , H04L63/0876 , H04L63/0892
摘要： This document describes techniques for authenticating an identity of a semiconductor component using a physical identifier. In some aspects, a physical identifier comprised of a region of features located indiscriminately within a surface of an encapsulated semiconductor component is fabricated. The physical identifier is then mapped. The map is then stored for use when authenticating the identity of the semiconductor component.

2. 发明申请

WO2009138260A1 VERFAHREN ZUM STEUERN EINES ZUGRIFFS AUF BEREICHE EINES SPEICHERS AUS MEHREREN PROZESSEN HERAUS UND KOMMUNIKATIONS-MODUL MIT EINEM NACHRICHTEN-SPEICHER ZUR REALISIERUNG DES VERFAHRENS 审中-公开
标题翻译：方法用于控制访问OUT几个进程和通信模块与消息存储器的存储的领域实现该方法
公开(公告)号：WO2009138260A1
公开(公告)日：2009-11-19
申请号：PCT/EP2009/052652
申请日：2009-03-06
申请人： ROBERT BOSCH GMBH , Hartwich, Florian
发明人： Hartwich, Florian
IPC分类号： G05B19/042
CPC分类号： G06F12/1458 , G06F12/1441 , G11C8/16 , G11C8/20
摘要： Die Erfindung betrifft ein Verfahren zum Steuern eines Zugriffs auf Bereiche eines Speichers (1) aus mehreren Prozessen (2) heraus. Damit mehrere Prozesse ohne Daten-Verlust und ohne Wartezeiten auf die jeweils neuesten in dem Speicher (1) abgelegten gültigen Daten-Pakete zugreifen können, schlägt die Erfindung vor, dass ein erster (#1) der Prozesse (2) einen Teil eines Adress- Busses (3) steuert, mit dem ein anderer (#2) der Prozesse (2) auf den Speicher (1) zugreift, wobei durch die Steuerung des Teils des Adress-Busses (3) der erste Prozess (#1) Einfluss darauf nimmt, auf welchen Speicherbereich der andere Prozess (#2) zugreift.
摘要翻译：本发明涉及一种方法，用于控制访问的区域出的存储器（1）由多个处理（2）。这允许无数据丢失和没有存储在存储器（1）等待最新的多个进程的有效数据的数据包可以访问，本发明提出的方法的第一（＃1）（2）的地址的一部分总线（3）的控制，与其它（＃2）访问过程（2）到所述存储器（1），其特征在于，通过控制所述地址总线（3），所述第一过程的所述部分（＃1）的影响取到的其它方法的存储器区域（＃2）的访问。

3. 发明申请

WO2004055822A3 TAMPER-RESISTING PACKAGING 审中-公开
标题翻译：防潮包装
公开(公告)号：WO2004055822A3
公开(公告)日：2005-04-14
申请号：PCT/IB0305954
申请日：2003-12-15
申请人： KONINKL PHILIPS ELECTRONICS NV , KNUDSEN CARL
发明人： KNUDSEN CARL
IPC分类号： G11C8/20 , G11C11/16 , G06K19/073 , G11C7/24
CPC分类号： H01L23/57 , G11C8/20 , G11C11/16 , H01L2924/0002 , Y10S257/922 , H01L2924/00
摘要： A tamper-resistant packaging approach protects non-volatile memory. According to an example embodiment of the present invention, an array of magnetic memory elements (130-132) in an integrated circuit (100) are protected from magnetic flux (122) by a package (106) including a magnet (120). Flux from the magnet is directed away from the magnetic memory elements by the package. When tampered with, such as by removal of a portion of the package for accessing the magnetic memory elements, the package allows the flux to reach some or all of the magnetic memory elements, which causes a change in a logic state thereof. With this approach, the magnetic memory elements are protected from tampering.
摘要翻译：防篡改包装方法可保护非易失性存储器。根据本发明的示例性实施例，集成电路（100）中的磁存储元件阵列（130-132）通过包括磁体（120）的封装（106）来保护磁通量（122）。来自磁体的焊剂通过封装被引导离开磁存储元件。当被篡改时，例如通过去除用于访问磁存储元件的封装的一部分，封装允许焊剂到达一些或全部磁存储元件，这导致其逻辑状态的改变。利用这种方法，保护磁存储元件不被篡改。

4. 发明申请

WO9927499A3 SECURE MEMORY HAVING ANTI-WIRE TAPPING 审中-公开
标题翻译：安全记忆带有防盗带
公开(公告)号：WO9927499A3
公开(公告)日：1999-07-29
申请号：PCT/US9825175
申请日：1998-11-23
申请人： ATMEL CORP
发明人： BENHAMMOU JEAN-PIERRE , COLNOT CEDRIC V
IPC分类号： G06K19/073 , G06F12/14 , G06F21/24 , G06K19/07 , G07F7/10 , G11C8/20
CPC分类号： G07F7/1008 , G06Q20/105 , G06Q20/341 , G06Q20/35765 , G11C8/20
摘要： According to a first aspect of the present invention, cryptography without a dedicated microprocessor on the smart card is employed to provide authentication of both the smart card and the smart card reader, and wherein the cryptography provides only a preselected number of attempts at authentication, if not reset, before access to the smart card is denied permanently. According to a second aspect of the present invention, access to each of the memory zones of the smart card may be individually provided by cryptography, passwords or both.
摘要翻译：根据本发明的第一方面，使用智能卡上没有专用微处理器的密码学来提供智能卡和智能卡读卡器的认证，并且其中密码术仅提供预先选择的尝试次数，如果未复位，在访问智能卡之前永久被拒绝。根据本发明的第二方面，可以通过密码，密码或两者单独地提供对智能卡的每个存储区的访问。

5. 发明申请

WO1997004376A1 SECURE MODULE WITH MICROPROCESSOR AND CO-PROCESSOR 审中-公开
标题翻译：具有微处理器和共处理器的安全模块
公开(公告)号：WO1997004376A1
公开(公告)日：1997-02-06
申请号：PCT/US1996011951
申请日：1996-07-19
申请人： DALLAS SEMICONDUCTOR CORPORATION
发明人： DALLAS SEMICONDUCTOR CORPORATION , LITTLE, Wendell, L. , CURIGER, Andreas , GRIDER, Steven, N. , BUNSEY, David, A. , BARTLING, James, E. , LIU, Shyun , HARRINGTON, Bradley, M.
IPC分类号： G06F01/00
CPC分类号： G06F7/588 , G06F9/30134 , G06F11/1004 , G06F21/602 , G06F21/72 , G06F21/73 , G06F21/75 , G06F21/81 , G06F21/86 , G06F21/87 , G06F2211/007 , G06F2221/2143 , G06F2221/2153 , G06Q20/341 , G06Q20/40975 , G07F7/082 , G07F7/1008 , G11C5/06 , G11C5/143 , G11C7/24 , G11C8/20 , H01L23/57 , H01L2224/16225 , H01L2924/16152 , H01L2924/3011 , H04L25/026 , Y10S257/922
摘要： The present invention relates to an electronic module having at least a microprocessor and co-processor on a single integrated circuit. The electronic module can be contained in a small housing. The electronic module provides secure bidirectional data communication via a data bus. More specifically, the present invention relates to an electronic module which includes an integrated circuit comprising a microprocessor, and a co-processor adapted to handle 1,024-bit modulo mathematics primarily aimed at RSA calculations. The electronic module is preferably contained in a small token-sized metallic container. The present invention will preferably communicate via a single wire data bus which uses a one-wire protocol.
摘要翻译：本发明涉及在单个集成电路上至少具有微处理器和协处理器的电子模块。电子模块可以容纳在一个小的外壳中。电子模块通过数据总线提供安全的双向数据通信。更具体地，本发明涉及一种电子模块，其包括包括微处理器的集成电路和适于处理主要针对RSA计算的1,024位模数学的协处理器。电子模块优选地容纳在小的令牌尺寸的金属容器中。本发明将优选地通过使用单线协议的单线数据总线进行通信。

6. 发明申请

WO1990014626A1 SYSTEMS WITH DATA-TOKEN/ONE-WIRE-BUS 审中-公开
标题翻译：数据卡/单线总线系统
公开(公告)号：WO1990014626A1
公开(公告)日：1990-11-29
申请号：PCT/US1990002891
申请日：1990-05-15
申请人： DALLAS SEMICONDUCTOR CORPORATION , SIMPSON, Dale , ANDERSON, Jesse, G. , COPELAND, W., Fred
发明人： DALLAS SEMICONDUCTOR CORPORATION
IPC分类号： G06F01/18
CPC分类号： H01L23/58 , G06F3/0383 , G06F3/04897 , G06F21/73 , G06F21/79 , G06K7/0021 , G06K7/0086 , G06K19/047 , G06K19/0706 , G06K19/0723 , G06K19/07735 , G06K19/07743 , G11C5/00 , G11C5/066 , G11C7/24 , G11C8/20 , H01L2924/0002 , H01L2924/3011 , H04B1/403 , H05K1/0393 , H05K3/325 , H01L2924/00
摘要： A low-power CMOS memory (0130) is packaged in a very compact and economical electronic data module (0100) (a ''data token''), which includes battery backed memory. The module (0100) is preferably coin-shaped, with two faces of the module being isolated from each other. Preferably a two-part metal container (0100) is used, which has two shallow concave pieces (0100A and 0100B) which fit together. An integrated circuit (0130) is mounted on a very small flexible printed circuit board (0100), which fits inside the container (0100). Conductive elastic material (0140) (such as plastic foam) is used to mount the board (0120) inside the container. The memory (0130) itself preferably uses a low-voltage low-power CMOS architecture without sense amplifiers, in which the selected cell drives full logic levels onto its bitline pair, and only one line of the bitline pair is connected to the following logic stage. Preferably bitline precharge transistors are connected to always pull up any unselected bitline pair.
摘要翻译：低功耗CMOS存储器（0130）封装在非常紧凑和经济的电子数据模块（0100）（“数据令牌”）中，包括电池支持的存储器。模块（0100）优选地是硬币形的，模块的两个面彼此隔离。优选地，使用两部分的金属容器（0100），其具有装配在一起的两个浅的凹形块（0100A和0100B）。集成电路（0130）安装在适合容器（0100）内部的非常小的柔性印刷电路板（0100）上。导电弹性材料（0140）（如塑料泡沫）用于将板（0120）安装在容器内。存储器（0130）本身优选地使用没有读出放大器的低电压低功率CMOS结构，其中所选择的单元将完整的逻辑电平驱动到其位线对上，并且位线对中的仅一行连接到以下逻辑级。优选地，位线预充电晶体管被连接以总是拉起任何未选择的位线对。

7. 发明申请

WO1983000244A1 MEANS AND METHOD FOR DISABLING ACCESS TO A MEMORY 审中-公开
标题翻译：禁止访问存储器的方法和方法
公开(公告)号：WO1983000244A1
公开(公告)日：1983-01-20
申请号：PCT/US1982000803
申请日：1982-06-14
申请人： MOTOROLA, INC.
发明人： MOTOROLA, INC. , GERCEKCI, Anil , MAEDER, Heinz, B.
IPC分类号： G06K19/06
CPC分类号： G07F7/1008 , G06K7/0095 , G06K19/073 , G06Q20/341 , G06Q20/4097 , G11C8/20 , H01L23/52 , H01L2924/0002 , H01L2924/00
摘要： Une microplaquette d'un circuit intégré (13) possède une mémoire digitale; l'accès direct à au moins une partie de la mémoire est inhibé. Des pastilles de contact (16, 17, 18) ayant des lignes d'accouplement (19, 20, 21) pour coupler les pastilles de contact (16, 17, 18) au bus de la mémoire sont prévues. Un code de sécurité peut être programmé dans une portion de la mémoire pendant le sondage et le test de la tranche. Lorsque la microplaquette de circuit intégré (13) est enlevée de la tranche (10), les lignes d'accouplement (19, 20, 21) entre les pastilles de contact (16, 17, 18) et le bus de mémoire sont détruites étant donné que les lignes d'accouplement (19, 20, 21) sont conçues pour partir de la microplaquette (13).

8. 发明申请

WO2008053472A3 READING MEMORY CELLS USING MULTIPLE THRESHOLDS 审中-公开
标题翻译：使用多个阈值读取记忆细胞
公开(公告)号：WO2008053472A3
公开(公告)日：2009-05-14
申请号：PCT/IL2007001315
申请日：2007-10-30
申请人： ANOBIT TECHNOLOGIES LTD , SOMMER NAFTALI , SHALVI OFIR , SOKOLOV DOTAN
发明人： SOMMER NAFTALI , SHALVI OFIR , SOKOLOV DOTAN
IPC分类号： G11C11/34 , G11C16/04 , G11C16/06 , G11C29/00
CPC分类号： G06F11/1068 , G11C8/20 , G11C11/56 , G11C11/5642 , G11C27/005
摘要： A method for operating a memory (28) includes storing data, which is encoded with an Error Correction Code (ECC), in analog memory cells (32) of the memory by writing respective analog input values selected from a set of nominal values to the analog memory cells. The stored data is read by performing multiple read operations that compare analog output values of the analog memory cells to different, respective read thresholds so as to produce multiple comparison results for each of the analog memory cells. At least two of the read thresholds are positioned between a pair of the nominal values that are adjacent to one another in the set of the nominal values. Soft metrics are computed responsively to the multiple comparison results. The ECC is decoded using the soft metrics, so as to extract the data stored in the analog memory cells.
摘要翻译：一种用于操作存储器（28）的方法包括：通过将从一组标称值中选择的相应模拟输入值写入到存储器的模拟存储器单元（32）中来存储用错误校正码（ECC）编码的数据，模拟存储单元。通过执行将模拟存储器单元的模拟输出值与不同的相应读取阈值进行比较的多个读取操作来读取存储的数据，以便为每个模拟存储器单元产生多个比较结果。读取阈值中的至少两个位于在标称值的集合中彼此相邻的一对标称值之间。响应于多个比较结果计算软度量。使用软指标对ECC进行解码，以便提取存储在模拟存储单元中的数据。

9. 发明申请

WO2007136812A3 MEMORY ARRAY HAVING ROW REDUNDANCY AND METHOD 审中-公开
标题翻译：具有冗余和方法的存储阵列
公开(公告)号：WO2007136812A3
公开(公告)日：2008-07-17
申请号：PCT/US2007012026
申请日：2007-05-18
申请人： INNOVATIVE SILICON SA , SINGH ANANT PRATAP
发明人： SINGH ANANT PRATAP
IPC分类号： G11C8/00 , G11C7/00
CPC分类号： G11C8/20 , G11C11/413 , G11C29/78 , G11C29/802
摘要： A memory cell array (10) having (a) a plurality of memory cells arranged in a plurality of normal rows (14) associated with selectable normal row addresses and redundant rows(14r) associated with selectable redunda row addresses, (b) an address decoder circuitry (52) to generate decoded row address data in response to applied row address, (c) a memory to store decoded redundant row address data, (d) normal word line drivers (24), (e) redundant word line drivers (24r), and (f) a redundancy address evaluation circuitry (50) to (i) store decoded redundant row address data and (ii) in operation, determine whether the decoded row address data corresponds to decoded redundant row address data, and in response thereto, to enable the redundant word li drivers (24r).
摘要翻译：一种存储单元阵列（10），其具有（a）布置在与可选择的正常行地址相关联的多个正常行（14）中的多个存储器单元和与可选择的冗余行地址相关联的冗余行（14r），（b）地址解码器电路（52），用于响应于所施加的行地址产生解码的行地址数据，（c）存储解码的冗余行地址数据的存储器，（d）正常字线驱动器（24），（e）冗余字线驱动器 24r），和（f）冗余地址评估电路（50）至（i）存储经解码的冗余行地址数据和（ii）在操作中，确定解码的行地址数据是否对应于解码的冗余行地址数据，并且作为响应以使能冗余字li驱动器（24r）。

10. 发明申请

WO2007134646A1 MOVE DATA FACILITY WITH USER SELECTABLE STORAGE ACCESS KEYS 审中-公开
标题翻译：使用用户可选存储访问键移动数据设备
公开(公告)号：WO2007134646A1
公开(公告)日：2007-11-29
申请号：PCT/EP2006/069916
申请日：2006-12-19
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION , IBM UNITED KINGDOM LIMITED , GREINER, Dan
发明人： GREINER, Dan
IPC分类号： G06F9/315
CPC分类号： G06F9/30003 , G06F9/30032 , G06F12/1475 , G11C8/20
摘要： Use of storage access keys is facilitated to enable flexible control of storage access. Any selected storage access key is usable to access storage. Storage access keys may be specified in user registers and can override storage access keys indicated in system registers.
摘要翻译：便于使用存储访问密钥来实现对存储访问的灵活控制。任何选定的存储访问密钥都可用于访问存储。存储访问键可以在用户寄存器中指定，并且可以覆盖系统寄存器中指示的存储访问键。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式