专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2009113462A1 波形等化回路および波形等化方法审中-公开
标题翻译：波形均衡电路和波形均衡方法
公开(公告)号：WO2009113462A1
公开(公告)日：2009-09-17
申请号：PCT/JP2009/054339
申请日：2009-03-06
申请人：日本電気株式会社 , 長谷川英之 , 須永和久 , 山口晃一
发明人：長谷川英之 , 須永和久 , 山口晃一
IPC分类号： H04B3/06 , H04B3/04 , H04L25/497
CPC分类号： H04L25/03885 , H04B3/06
摘要：　本発明により、大容量通信、高速通信を実現しうる波形等化回路が提供される。入力信号１００を帰還等化する判定帰還等化部１０１と、判定帰還等化部１０１により等化された信号１３１を、所定電位を閾値として判定した信号に基づいてクロック位相を調整するクロック位相調整部１０２と、判定帰還等化部１０１により等化された信号を、クロック位相調整部１０２により調整されたクロックに基づいて所定電位を閾値として判定された信号を、デュオバイナリ信号へ符号化するためのデュオバイナリデコーダ１０３と、を備え、等化された信号１３１は、デュオバイナリデコーダ１０３により符号化されたデュオバイナリ信号を、入力信号１００と加算して生成される。
摘要翻译：可以提供能够实现大容量通信和高速率通信的波形均衡电路。波形均衡电路包括：反馈均衡输入信号（100）的判断反馈均衡部（101）。时钟相位调整单元，其根据以预定电位判断为阈值的信号来调整由判断反馈均衡部（101）均衡的信号（131）的时钟相位; 以及二进制二进制解码器（103），其根据由所述判断反馈信号所均衡的信号，根据由所述时钟相位调整单元（102）调整的时钟，将预定电位判定为阈值的二进制信号进行编码单位（101）。通过将输入信号（100）与二进制二进制解码器（103）编码的二进制二进制信号相加来产生均衡信号（131）。

2. 发明申请

WO2007080691A1 データ伝送システム、受信装置及びこれらを用いたデータ伝送方法审中-公开
标题翻译：数据传输系统，使用这种数据传输系统和接收装置的接收装置和数据传输方法
公开(公告)号：WO2007080691A1
公开(公告)日：2007-07-19
申请号：PCT/JP2006/321820
申请日：2006-11-01
申请人：日本電気株式会社 , 深石宗生 , 山口晃一 , 須永和久
发明人：深石宗生 , 山口晃一 , 須永和久
IPC分类号： H04L25/497
CPC分类号： H04L25/4923 , H04L25/4912
摘要：送信装置（１０１）から送信されたプリコードデータが伝送路（１０３）を介して３値データであるデュオ・バイナリデータとして受信装置（１０２）にて受信され、ＡＮＤゲートとＯＲゲートとで構成された絶対値変換部（１２１）にてデュオ・バイナリデータが２値データである差動データに変換される。
摘要翻译：由发送装置（101）发送的预编码数据由接收装置（102）通过传输路径（103）作为二进制数据（即三进制数据）被接收，二进制二进制数据被转换成差分数据，即，二进制数据由绝对值转换部分（121）由与门和或门配置。

3. 发明申请

WO2008032492A1 判定負帰還型波形等化方法および等化器审中-公开
标题翻译：判决负反馈类型波形均衡方法和均衡器
公开(公告)号：WO2008032492A1
公开(公告)日：2008-03-20
申请号：PCT/JP2007/064573
申请日：2007-07-25
申请人：日本電気株式会社 , 須永和久 , 山口晃一
发明人：須永和久 , 山口晃一
IPC分类号： H04L25/03 , H04B3/06 , H04L25/497
CPC分类号： H04B3/06 , H04L25/03057
摘要：直前ビットの受信判定データを利用することなく、第1ポストカーソルのＩＳＩを補正する判定負帰還型波形等化器を提供する。判定帰還型波形等化器は、受信データを入力する増幅回路と、フリップフロップを含み、該増幅回路の出力を判定するデュオバイナリ信号判定器と、　前記フリップフロップに保持された判定結果を逐次シフトさせるシフトレジスタと、該シフトレジスタの各出力を入力とし、出力を前記増幅回路の出力に帰還し、その電位を制御する複数の電流制御ブロックとを有する。
摘要翻译：提供了一种判断负反馈型波形均衡器，用于在不利用紧接在前的比特的接收判断数据的情况下校正第一邮政光标的LSI。判定负反馈型波形均衡器包括用于输入接收数据的放大器电路，二进制二进制信号判断装置，包括用于判断放大器电路的输出的触发器，移位寄存器，用于将保存在触发器和用于输入移位寄存器的各个输出的多个电流控制块，并将输出反馈到放大器电路的输出，由此控制其电位。

4. 发明申请

WO2007111035A1 データ受信装置及び該データ受信装置を備える半導体集積回路审中-公开
标题翻译：具有数据接收器的数据接收器和半导体集成电路
公开(公告)号：WO2007111035A1
公开(公告)日：2007-10-04
申请号：PCT/JP2007/050900
申请日：2007-01-22
申请人：日本電気株式会社 , 深石宗生 , 山口晃一 , 須永和久
发明人：深石宗生 , 山口晃一 , 須永和久
IPC分类号： H04L25/497 , H03K5/08
CPC分类号： H04L25/4923 , H03F3/45188 , H03F3/45744 , H03F2203/45212 , H03F2203/45354
摘要：　データ受信装置は、受信したデュオ・バイナリデータを所定の利得で増幅して出力する増幅回路４１と、増幅回路４１の出力信号のオフセットをキャンセルするオフセットキャンセル部５６、５７と、増幅回路４１の出力信号を、第１の参照電圧と第１の参照電圧より低レベルの第２の参照電圧とに基づいてサンプリングすることにより、受信したデュオ・バイナリデータがデュオ・バイナリデータを構成する３値のうちのいずれの値であるかを判定するデータ判定部４３、４４とを備える。
摘要翻译：数据接收机包括放大电路（41），用于以预定的增益放大所接收的二进制二进制数据以便输出; 抵消放大电路（41）的输出信号的偏移的偏移抵消部（56,57）。以及数据确定部分（43,44），其基于第一参考电压和比第一参考电压低的第二参考电压对放大电路（41）的输出信号进行采样，由此确定哪个构成所接收的二进制数据的二进制数据的三个值表现出来。

5. 发明申请

WO2007037312A1 クロック再生装置及び方法审中-公开
标题翻译：时钟生成装置和方法
公开(公告)号：WO2007037312A1
公开(公告)日：2007-04-05
申请号：PCT/JP2006/319276
申请日：2006-09-28
申请人：日本電気株式会社 , 須永和久 , 山口晃一 , 深石宗生
发明人：須永和久 , 山口晃一 , 深石宗生
IPC分类号： H04L7/033 , H04L25/497
CPC分类号： H04L7/033 , H04L25/4906
摘要：　デュオバイナリ伝送データから受信クロックを高精度で再生するクロック再生装置を提供する。　デュオバイナリ伝送信号ｉｎの波形のコモンモードを０とし、データアイの大きさをＶｅｙｅとして、参照電位Vref_H，Vref_Lを以下の値に設定する。　　　Ｖｅｙｅ／√３≦Vref_H≦Ｖｅｙｅ／√２　　・・・（１）　　－Ｖｅｙｅ／√２≦Vref_L≦－Ｖｅｙｅ／√３　・・・（２）　特に、参照電位Vref_H，Vref_Lを、それぞれ、式（１），（２）に示す範囲の中心値に設定することにより、効果が顕著となる。この中心値では、遷移データの揺らぎ（ジッタ）が最も小さくなり、再生クロックのジッタ特性が最も良くなる。
摘要翻译：提供了一种用于从二进制二进制数据精确再现接收时钟的时钟再生装置。二进制二进制信号“in”的波形的共模被设置为0，数据眼大小设置为Veye，参考电位Vref_H，Vref_L被设置为以下值：Veye / v3 = Vref_H = Veye / v2 ...（1）-Veye / v2 = Vref_L = -Veye / v3 ...（2）特别是通过将表达式（1）和（2）所示范围内的中心值设定为参考电位Vref_H，Vref_L ），效果显着。在中心值时，瞬态数据抖动变得最小，再现时钟抖动特性变得最好。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式