会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 2. 发明申请
    • MIS型半導体装置およびMIS型半導体装置の製造方法
    • MIS半导体器件及其制造MIS半导体器件的方法
    • WO2004073072A1
    • 2004-08-26
    • PCT/JP2004/001408
    • 2004-02-10
    • 独立行政法人産業技術総合研究所宮田 典幸クンドゥ マニシャ
    • 宮田 典幸クンドゥ マニシャ
    • H01L29/78
    • H01L21/28185H01L21/28176H01L29/513H01L29/7833
    •  ゲート絶縁膜に高誘電率膜を用いるMOSFETにおいて、基板−高誘電率膜間の低誘電率層(シリコン酸化膜)を増大させないようにするために、基板(1)上に高誘電率膜(3)、拡散バリア層(4)を堆積した後、高誘電率膜(3)の膜質改善のための熱処理を行う。次に、ゲート電極材料膜を堆積し、これをパターニングしてゲート電極(6)を形成する。このエッチング工程において、高誘電率膜3)はその側面がプラズマに曝されることにより、電荷が注入されまたダメージを受ける。この電荷を逃がしダメージを修復するために拡散バリア層(8)でゲート部を含む全面を被覆して熱処理を行う。その後、ソース・ドレイン領域となる不純物拡散層を形成する。
    • 为了防止在其中使用高介电常数膜作为栅极绝缘膜的MOSFET中布置在基板(1)和高介电常数膜(3)之间的低介电常数膜(氧化硅膜)的生长, 在基板(1)上形成高介电常数膜(3)和扩散阻挡层(4)之后,进行用于改性高介电常数膜(3)的膜特性的处理。 然后沉积栅电极材料膜,并且通过图案化该栅电极材料膜形成栅电极(6)。 在该蚀刻步骤期间,高介电常数膜(3)的侧面暴露于等离子体,因此遭受电荷注入和其它损害。 为了放电和恢复损坏,在用扩散阻挡层(8)覆盖包括栅极部分的整个表面的同时进行热处理。 然后形成作为源/漏区的杂质扩散层。