专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2003043271A1 A MEANS AND A METHOD FOR SWITCHING DATA PACKETS OR FRAMES 审中-公开
标题翻译：一种用于切换数据包或框架的方法和方法
公开(公告)号：WO2003043271A1
公开(公告)日：2003-05-22
申请号：PCT/US2002/035560
申请日：2002-11-07
申请人： VITESSE SEMICONDUCTOR COMPANY , HARREKILDE-PETERSEN, Kai , NIELSEN, Peter, O. , TAGORE-BRAGE, Jens, P. , THOMSEN, Bo, B. , BAGGER, Oluf
发明人： HARREKILDE-PETERSEN, Kai , NIELSEN, Peter, O. , TAGORE-BRAGE, Jens, P. , THOMSEN, Bo, B. , BAGGER, Oluf
IPC分类号： H04L12/43
CPC分类号： H04L47/10 , H04L12/43 , H04L47/13
摘要： A switching means and method where a number of devices exchange data on a data bus (4). Each device has at least one data port (10) and at least one of the devices has a plurality of data ports (10). The data ports (10) may have different data rates. An arbitration takes into account availability or congestion of the ports (10) before allowing data transport from device to device. The devices communicate directly over a cross bar.
摘要翻译：一种切换装置和方法，其中多个设备在数据总线（4）上交换数据。每个设备具有至少一个数据端口（10），并且至少一个设备具有多个数据端口（10）。数据端口（10）可以具有不同的数据速率。在允许从设备到设备的数据传输之前，仲裁考虑端口（10）的可用性或拥塞。设备通过交叉栏直接进行通信。

2. 发明申请

WO2003049488A1 INTERFACE TO OPERATE GROUPS OF INPUTS/OUTPUTS 审中-公开
标题翻译：接口输入/输出组合
公开(公告)号：WO2003049488A1
公开(公告)日：2003-06-12
申请号：PCT/US2002/038482
申请日：2002-12-03
申请人： VITESSE SEMICONDUCTOR COMPANY , TAGORE-BRAGE, Jens P. , THOMSEN, Bo B. , BAGGER, Oluf
发明人： BAGGER, Oluf
IPC分类号： H04Q11/00
CPC分类号： H04L49/351
摘要： An interface comprising a plurality of means for serializing parallel data,(10) each serializing means being adapted to output a serial data signal,(70), first means for providing a plurality of independent first parallel data, (10) one first parallel data for each serializing means, second means for providing second parallel data, for dividing the second parallel data into a plurality of third parallel data and for providing a third parallel data (10) to each of the serializing means, and means for aligning and/or synchronizing serial data signals output from the serializing means in order to obtain a predetermined timing relationship between the plurality of serial data signals.
摘要翻译：一种包括用于串行并行数据的多个装置的接口，（10）每个串行化装置适于输出串行数据信号，（70）第一装置，用于提供多个独立的第一并行数据，（10）一个第一并行数据对于每个串行化装置，用于提供第二并行数据的第二装置，用于将第二并行数据划分成多个第三并行数据，并用于向每个串行化装置提供第三并行数据（10），以及用于对准和/或同步从串行化装置输出的串行数据信号，以便获得多个串行数据信号之间的预定定时关系。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式