专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2005029402A3 PROZESSORSCHALTUNG UND VERFAHREN ZUM ZUORDNEN EINES LOGIKCHIPS ZU EINEM SPEICHERCHIP 审中-公开
公开(公告)号：WO2005029402A3
公开(公告)日：2005-03-31
申请号：PCT/EP2004/008355
申请日：2004-07-26
申请人： INFINEON TECHNOLOGIES AG , FISCHER, Wieland , SEIFERT, Jean-Pierre
发明人： FISCHER, Wieland , SEIFERT, Jean-Pierre
IPC分类号： G06K19/073 , G06F12/14
摘要： Eine Prozessorschaltung umfasst einen Logikchip (12) mit einer Logikschaltung (12a) und einem nicht-flüchtigen Speicher (12b) sowie einen Speicherchip (14) mit einem nicht-flüchtigen Speicher. In dem nicht-flüchtigen Speicher (12b) des Logikchips (12) ist ein Schlüssel (k) unter Verwendung von elektronischen Sicherungen (13a, 13b, 13c) abgespeichert. Ferner ist eine Personalisierungsinformation (13d) abgespeichert, die signalisiert, dass der Logikchip einem Speicherchip zugeordnet ist. In dem Speicherchip (14) ist an einem ID-Speicherbereich (16) eine mit dem Schlüssel (k) verschlüsselte Chip-Identifikation (m) abgespeichert. Während eines Hochfahrens des Prozessors wird zunächst verifiziert, ob die in dem Speicherchip gespeicherte verschlüsselte Logikchip-Identifikation authentisch ist oder nicht. Damit ist eine einfache und preisgünstige Personalisierung eines Speicherchips zu einem Logikchip erreichbar, um Attacken im Hinblick auf die Entfernung bzw. Manipulation des Speicherchips abzuwehren.

2. 发明申请

WO2003071399A1 VORRICHTUNG UND VERFAHREN ZUM CODIEREN EINES STROMS VON INFORMATIONSEINHEITEN BZW. ZUM DECODIEREN VON CODEWÖRTERN 审中-公开
标题翻译：装置和方法的编码流信息或单位的解码码字
公开(公告)号：WO2003071399A1
公开(公告)日：2003-08-28
申请号：PCT/EP2003/000690
申请日：2003-01-23
申请人： INFINEON TECHNOLOGIES AG , BRUECKLMAYR, Franz-Josef , DIRSCHERL, Gerd , HEWEL, Karl-Harald , JANSSEN, Norbert , RÜPING, Stefan , SEIFERT, Jean-Pierre
发明人： BRUECKLMAYR, Franz-Josef , DIRSCHERL, Gerd , HEWEL, Karl-Harald , JANSSEN, Norbert , RÜPING, Stefan , SEIFERT, Jean-Pierre
IPC分类号： G06F1/00
CPC分类号： G06F21/755
摘要： Eine Vorrichtung zum Codieren eines Stroms von Informationseinheiten, wobei die Informationseinheiten unterschiedliche logische Zustände haben, und wobei in dem Strom von Informationseinheiten zwei aufeinanderfolgende Informationseinheiten vorhanden sind, die den gleichen logischen Zustand haben, umfaßt eine Einrichtung zum Zuweisen eines ersten Codeworts zu einer der zwei aufeinanderfolgenden Informationseinheiten und zum Zuweisen eines zweiten Codeworts zu einer anderen der zwei aufeinanderfolgenden Informationseinheiten, wobei sich das erste Codewort von dem zweiten Codewort unterscheidet. Durch die zwei unterschiedlichen Codeworte werden Codeworteinheiten verändert, obgleich die zugeordneten Informationseinheiten die gleichen logischen Zustände haben. Dadurch wird eine Sicherheit gegen Leistungsanalyseangriffe erreicht, wobei die inhärente Redundanz der Codewörter dazu verwendet werden kann, um verbotene Zustände zu ermitteln, um auch DFA-Attacken abwehren zu können.
摘要翻译：一种用于编码的信息单元，其中，所述信息单元具有不同的逻辑状态，并且其中，两个连续的信息单元的存在的信息单元，其具有相同的逻辑状态的流中的一个流，包括：用于向所述两个连续的一个指派的第一码字设备信息单位和用于第二码字分配给两个连续信息单元的另一方法，其中所述第二码字的第一码字是不同的。由的码字为单位在两个不同的码字将被改变，尽管相关的信息单元具有相同的逻辑状态。这是对功率分析攻击保护得以实现，其中，所述码字的固有的冗余可用于检测禁止状态也以抵御DFA攻击。

3. 发明申请

WO2003063408A1 VORRICHTUNG UND VERFAHREN ZUM ERZEUGEN EINES BEFEHLSCODES FÜR EIN KRYPTOGRAMM 审中-公开
标题翻译：设备和方法产生命令编码一种密码
公开(公告)号：WO2003063408A1
公开(公告)日：2003-07-31
申请号：PCT/EP2003/000689
申请日：2003-01-23
申请人： INFINEON TECHNOLOGIES AG , FISCHER, Wieland , SEIFERT, Jean-Pierre
发明人： FISCHER, Wieland , SEIFERT, Jean-Pierre
IPC分类号： H04L9/06
CPC分类号： H04L9/003 , H04L2209/12
摘要： Eine Vorrichtung zum Erzeugen eines Befehlscodes mit einer Mehrzahl von Befehls-Codewörtern umfaßt eine Einrichtung (10) zum Bereitstellen einer Befehlsgruppe mit Befehlen aus einem Befehlssatz, wobei die Befehle aus der Befehlsgruppe in Abhängigkeit einer Entscheidung in einem Programm alternativ zueinander ausführbar sind. Die Vorrichtung umfaßt ferner eine Einrichtung (12) zum Zuweisen von Befehls-Codewörtern zu den Befehlen der Befehlsgruppe, wobei die zugewiesenen Codewörter voneinander unterschiedlich sind und derart ausgebildet sind, daß eine Eigenschaft einer Schaltung, die von einer Verarbeitung der Befehls-Codewörter abhängt, für die Befehls-Codewörter der Befehlsgruppe in einem vorbestimmten Bereich ist. Entscheidungen in dem Programm, die von geheimen Daten abhängen, können damit nicht mehr durch Erfassen der Eigenschaft, wie z. B. einer Stromaufnahme der Schaltung, durch Side-Channel-Angriffe abgehört werden, so daß ein Kryptoprozessor ohne zusätzlichen Schaltungsaufwand effizienter und sicherer arbeitet.
摘要翻译：用于产生具有多个指令代码字的指令代码的设备包括：用于提供一个指令组与来自指令集，其特征在于，从指令组响应于判定所述指令可以可选地执行以彼此在一个程序指令装置（10）。该装置还包括用于向所述命令组，其特征在于，所分配的码字是从彼此不同的，并且被设计为使得的命令分配命令码字的装置（12）的电路的特性，其取决于命令码字的处理，对是命令组的在预定范围内的命令代码字。决定在程序中，这通过检测该特性，例如依赖于秘密的数据，从而不能。由于该电路的电流消耗可以通过边信道攻击被听到，从而密码处理器是更有效和更安全的，无需额外的电路。

4. 发明申请

WO2003044653A2 VERFAHREN UND VORRICHTUNG ZUM MULTIPLIZIEREN UND VERFAHREN UND VORRICHTUNG ZUM ADDIEREN AUF EINER ELLIPTISCHEN KURVE 审中-公开
标题翻译：方法和装置倍增和添加方法和装置的椭圆曲线上
公开(公告)号：WO2003044653A2
公开(公告)日：2003-05-30
申请号：PCT/EP2002/011426
申请日：2002-10-11
申请人： INFINEON TECHNOLOGIES AG , FISCHER, Wieland , SEIFERT, Jean-Pierre
发明人： FISCHER, Wieland , SEIFERT, Jean-Pierre
IPC分类号： G06F7/00
CPC分类号： G06F7/725 , G06F2207/7261
摘要： Bei einem Verfahren zum Multiplizieren einer Zahl mit einem Punk t auf einer elliptischen Kurve y 2 = x 3 + a * x + b innerhalb eines kryptographischen Algorithmus, wobei x eine erste Koordinate der elliptischen Kurve ist, wobei y eine zweite Koordinate der elliptischen Kurve ist, und wobei die dritte elliptische Kurve über einem Körper mit einer Charakteristik grösser als 3 definiert ist, wird ein iterativer Algorithmus eingesetzt, bei dem eine Stelle der Zahl nach der anderen sequentiell verarbeitet wird, wobei, wenn die Stelle der Zahl gleich 1 ist, ein erster aktualisierter Hilfspunkt gleich dem Doppelten des ursprünglichen ersten Hilfspunkts gesetzt wird und ein zweiter aktualisierter Hilfspunkt gleich der Summe aus ursprünglichem ersten und ursprünglichem zweiten Hilfspunkt gesetzt wird (22), und wobei, falls die Stelle der Zahl eine 1 aufweist (14), der erste aktualisierte Hilfspunkt gleich der Summe aus dem ursprünglichen ersten und dem ursprünglichen zweiten Hilfspunkt gesetzt wird (16), und der aktualisierte zweite Hilfspunkt gleich dem Doppelten des ursprünglichen zweiten Hilfspunkts gesetzt wird (18). Nach einer iterativen Verarbeitung sämtlicher Stellen der Zahl (24, 26) stellt der aktualisierte erste Hilfspunkt das Ergebnis (28) der Multiplikationsoperation auf der elliptischen Kurve (10) dar. Zum Berechnen des ersten und des zweiten Hilfspunkts werden effiziente explizite Additions- bzw. Multiplikationsformeln angegeben, die parallel implementierbar sind, so dass ein effizienter Algorithmus vorhanden ist, der ein homogenes Stromprofil und ein homogenes Leistungsprofil hat, das nicht von der Zahl abhängt, die typischerweise ein geheimer Schlüssel ist und daher vor Angriffen von aussen zu schützen ist.
摘要翻译：在通过朋克吨上的椭圆曲线y相乘的数量的方法<2> = X <3> + A * X + B加密算法，其中，x是在第一椭圆曲线，其中y是的坐标中的第二坐标椭圆曲线，以及其中的第三椭圆曲线大于3以上的场，带有特征，迭代算法被使用，其中接连的数目的数字被顺序地处理，定义，其中，当数字的位数等于 1，第一更新辅助点被设置为等于原来的两倍第一辅助点和第二更新的辅助点被设置为等于原来的第一和原始的第二辅助点（22）的总和，并且其中，如果所述数目的位置具有1（14 ），第一辅助更新的点是等于原始第一和第二原始Hilfspun的总和克拉被设定（16），和更新的第二辅助点被设置为等于原来的第二辅助点的两倍（18）。的数量（24,26）的所有数字的迭代处理之后是乘法运算的椭圆曲线（10）所更新的第一辅助点，结果（28）。为了计算所述第一和第二辅助点是有效的明确的加法或乘法公式指定的，它们平行于实现，从而使一个有效的算法是可用的具有均匀流分布，这是独立的，其通常的秘密密钥，并且必须从外部攻击的保护数的均匀性能概况。

5. 发明申请

WO2003019357A1 APPARATUS AND METHOD FOR PERFORMING A CRYPTOGRAPHIC ALGORITHM 审中-公开
标题翻译：用于执行CRYPTOGRAPHIC算法的装置和方法
公开(公告)号：WO2003019357A1
公开(公告)日：2003-03-06
申请号：PCT/EP2001/009583
申请日：2001-08-20
申请人： INFINEON TECHNOLOGIES AG , VALVERDE, Antonio , SEIFERT, Jean-Pierre
发明人： VALVERDE, Antonio , SEIFERT, Jean-Pierre
IPC分类号： G06F9/38
CPC分类号： G06F9/30029 , G06F9/30032 , G06F9/3879 , H04L9/003 , H04L9/005 , H04L9/0631 , H04L2209/046 , H04L2209/125
摘要： An apparatus for performing a cryptographic algorithm which can be AES algorithm according to Rijndael includes a CPU (12) and a coprocessor (14). One step of the cryptographic algorithm is a mix columns transformation on mix columns input data. The CPU (12) is arranged for providing the mix columns input data. The coprocessor (14) is arranged for performing at least a part of the mix columns transformation on the mix columns transformation with an arithmetic unit which conducts calculations for a number of data units in parallel, said number being equal to or greater than the number of data units of a column. By performing the mix columns transformation using CPU and a coprocessor having a long integer arithmetic unit, the execution time and the required memory space RAM can be reduced. Additionally, security is enhanced, since timing or power analysis related attacks are harder to perform.
摘要翻译：用于执行可以是根据Rijndael的AES算法的密码算法的装置包括CPU（12）和协处理器（14）。密码算法的一个步骤是混合列输入数据的混合列转换。 CPU（12）被布置用于提供混合列输入数据。协处理器（14）被布置成用于对与混合列变换相关的混合列变换的至少一部分进行并行执行多个数据单元的计算的算术单元，所述数目等于或大于列的数据单位。通过使用CPU和具有长整数运算单元的协处理器执行混合列转换，可以减少执行时间和所需的存储器空间RAM。此外，由于时序或功率分析相关的攻击更难执行，因此安全性得到增强。

6. 发明申请

WO2002067108A2 VERFAHREN UND VORRICHTUNG ZUM MODULAREN MULTIPLIZIEREN UND RECHENWERK ZUM MODULAREN MULTIPLIZIEREN 审中-公开
标题翻译：方法和设备模块化乘以处理单元模块化倍增
公开(公告)号：WO2002067108A2
公开(公告)日：2002-08-29
申请号：PCT/EP2002/000719
申请日：2002-01-24
申请人： INFINEON TECHNOLOGIES AG , ELBE, Astrid , SEDLAK, Holger , JANSSEN, Norbert , SEIFERT, Jean-Pierre
发明人： ELBE, Astrid , SEDLAK, Holger , JANSSEN, Norbert , SEIFERT, Jean-Pierre
IPC分类号： G06F7/72
CPC分类号： G06F7/722 , G06F7/724
摘要： Verfahren und Vorrichtung zum modularen Multiplizieren und Rechenwerk zum modularen Multiplizieren Bei einem Verfahren zum modularen Multiplizieren eines Multi-plikanden (C) mit einem Multiplikator (M) unter Verwendung eines Moduls (N), wobei der Multiplikand, der Multiplikator und der Modul Polynome einer Variablen sind, wird ein Multi-plikations-Vorausschau-Verfahren (210), um einen Multiplika-tions-Verschiebungswert (sZ) zu erhalten, ausgeführt. Ein Zwischenergebnis-Polynom (Z) wird um die Anzahl von Stellen des Multiplikations-Verschiebungs-Werts (sZ) nach links ver-schoben (214), um ein verschobenes Zwischenergebnis-Polynom (Z') zu erhalten. Darüber hinaus wird ein Reduktions-Vorausschau-Verfahren (212), um einen Reduktions-Verschiebungswert (sN) zu erhalten, ausgeführt, wobei der Re-duktions-Verschiebungswert gleich der Differenz des Grads des verschobenen Zwischenergebnis-Polynoms (Z') und des Grads des Modul-Polynoms (N) ist. Hierauf wird das Modul-Polynom um ei-ne Anzahl von Stellen gleich dem Reduktions-Verschiebungswert verschoben (216), um ein verschobenes Modul-Polynom zu erhal-ten. In einer Drei-Operanden-Addition (218) werden das ver-schobene Zwischenergebnis-Polynom (Z') und der Multiplikand (C) summiert, und das verschobene Modul-Polynom (N') wird subtrahiert, um ein aktualisiertes Zwischenergebnis-Polynom (Z) zu erhalten. Durch iteratives Ausführen (226) der vorste-henden Schritte wird die modulare Multiplikation nach und nach abgearbeitet, bis sämtliche Potenzen des Multiplikator-Polynoms verarbeitet sind. Durch eine Übertrag-Abschalt-Funktion ist es möglich, sowohl eine Z/NZ-Arithmetik als auch eine GF(2n)-Arithmetik auf einem einzigen Langzahl-Rechenwerk auszuführen.
摘要翻译：由乘法器使用模数（N），变量的被乘数，乘数和模量多项式（M）的方法和用于模乘和算术单元，用于模块化乘以用于多plikanden（C）的模乘的方法装置是，是一种多plikations先行方法（210），以获得一个乘法器 - 蒸发散移位值（一个或多个Z）被执行。中间结果多项式（Z）（SZ），得到的乘法移位值的位数向左VER-插入（214），一个移位的中间结果多项式（Z“）。此外，为了获得一个还原位移值（S N）的减小先行方法（212）被执行，其中，所述还原移位值等于所述移位的中间结果多项式（Z“）的程度的差和度是模多项式（N）。然后，模块多项式等于通过的位置处的还原位移值（216）到第保护者-移位模数多项式EI-NE号码移位。在三操作数加法（218）移位的中间结果多项式（Z“）是和所述被乘数（C）被相加，和该移模数多项式（N”）减去更新的中间结果多项式（以获得Z）。通过迭代地执行（226）所述vorste-Henden步骤被处理的模乘逐渐直到乘法器多项式的所有权力被处理。由进位关控制功能，因此能够同时执行Z / NZ算术以及一个GF（2 n）的算术单长数算术逻辑单元上。

7. 发明申请

WO2005020042A3 PROZESSOR MIT ELEKTRONISCHEN SICHERUNGEN ZUM SPEICHERN VON GEHEIMDATEN 审中-公开
公开(公告)号：WO2005020042A3
公开(公告)日：2005-03-03
申请号：PCT/EP2004/008356
申请日：2004-07-26
申请人： INFINEON TECHNOLOGIES AG , FISCHER, Wieland , SEIFERT, Jean-Pierre
发明人： FISCHER, Wieland , SEIFERT, Jean-Pierre
IPC分类号： G06F1/00
摘要： Eine Prozessoreinrichtung umfasst eine Recheneinrichtung (12), eine Mehrzahl von elektronischen Sicherungen (16) zum Speichern von Geheimdaten sowie eine Einrichtung (14) zum Auslesen der Mehrzahl von elektronischen Sicherungen, um die Geheimdaten zu ermitteln. Durch Abspeichern der Geheimdaten, wie beispielsweise eines geheimen Schlüssels zur Identifikation der Prozessoreinrichtung bzw. einer Chipkarte, in der die Prozessoreinrichtung angeordnet ist, in elektronischen Sicherungen wird eine sichere und effiziente und zugleich flexible Art und Weise zum Einbringen von sensiblen Informationen in eine integrierte Schaltung erreicht.

8. 发明申请

WO2005020042A2 PROCESSOR WITH ELECTRONIC SAFETY UNITS FOR STORING CONFIDENTIAL DATA 审中-公开
标题翻译：随着电子FUSE处理器的用于存储机密数据
公开(公告)号：WO2005020042A2
公开(公告)日：2005-03-03
申请号：PCT/EP2004008356
申请日：2004-07-26
申请人： INFINEON TECHNOLOGIES AG , FISCHER WIELAND , SEIFERT JEAN-PIERRE
发明人： FISCHER WIELAND , SEIFERT JEAN-PIERRE
IPC分类号： G06F21/74 , G06F21/77 , G06K19/07 , G06K19/073 , G07F7/10 , G06F1/00
CPC分类号： G06F21/74 , G06F21/77 , G06F2221/2105 , G06K19/073 , G06Q20/341 , G06Q20/357 , G07F7/1008
摘要： The invention relates to a processing device (12) comprising a plurality of electronic safety units (16) for storing confidential data and a device (14) for reading said plurality of electronic safety units in order to determine confidential data. The storing of said data, for example a secret key for identifying the processing device, i.e. a chip card in which said processing device is placed, makes it possible to provide the electronic safety units with a sure, efficient and at the same time flexible mode and manner for inputting delicate information in an integrated circuit.
摘要翻译：处理器装置包括一计算装置（12），多个电子熔断器（16），用于存储秘密数据，和装置（14），用于读取以确定所述多个电子熔丝中的秘密数据。通过存储的秘密数据，诸如用于在处理器装置的识别或芯片卡的秘密密钥，其中，所述处理器装置被设置在电子熔断器是安全和有效的，并在同一时间将在集成电路中实现的敏感信息的灵活方式，

9. 发明申请

WO2004040434A2 VORRICHTUNG UND VERFAHREN ZUM ERZEUGEN EINER PSEUDOZUFÄLLIGEN FOLGE VON ZAHLEN 审中-公开
标题翻译：装置及其制造方法图的伪随机序列
公开(公告)号：WO2004040434A2
公开(公告)日：2004-05-13
申请号：PCT/EP2003/012006
申请日：2003-10-29
申请人： INFINEON TECHNOLOGIES AG , DIRSCHERL, Gerd , GÖTTFERT, Rainer , MEYER, Bernd , SEIFERT, Jean-Pierre
发明人： DIRSCHERL, Gerd , GÖTTFERT, Rainer , MEYER, Bernd , SEIFERT, Jean-Pierre
IPC分类号： G06F7/00
CPC分类号： G06F7/584
摘要： Eine Vorrichtung zum Erzeugen einer pseudozufälligen Folge von Zahlen umfaßt eine Vorwärtskopplungseinrichtung (1) und eine Rückkopplungseinrichtung (8), die zwischen einen Eingang (6) und einen Ausgang (7) der Vorwärtskopplungseinrichtung (1) geschaltet ist. Die Rückkopplungseinrichtung umfaßt eine veränderbare Rückkopplungseigenschaft (9, 10) und ist ausge-bildet, um abhängig von einem Zustand einer Speichereinrich-tung (4) der Mehrzahl von Speichereinrichtungen der Vorwärts-kopplungseinrichtung (1) die Rückkopplungseigenschaft (9, 10) zu verändern. Die erfindungsgemäße Vorrichtung ist hardware-mäßig günstig implementierbar und liefert pseudozufällige Folgen mit großer Periodenlänge und hoher linearer Komplexität.
摘要翻译：用于产生数字的伪随机序列的装置包括：前馈装置（1）连接的前馈装置（1）和一个反馈装置（8）相连接的输入（6）与输出（7）之间。所述反馈装置包括一个可变的反馈特性（9，10）和IS-形式取决于辐条纯富装置的状态改变所述多个前向耦合装置（1）的反馈特性（9，10）的存储装置中的（4）。本发明的装置是硬件实现的相对低，并提供具有大周期的长度和高线性复杂的伪随机序列。

10. 发明申请

WO03034268A3 METHOD AND DEVICE FOR SECURING AN EXPONENTIATION CALCULATION BY MEANS OF THE CHINESE REMAINDER THEOREM (CRT) 审中-公开
标题翻译：方法和装置用于固定幂计算使用Chinese REST SET（CRT）
公开(公告)号：WO03034268A3
公开(公告)日：2004-05-13
申请号：PCT/EP0211530
申请日：2002-10-15
申请人： INFINEON TECHNOLOGIES AG , FISCHER WIELAND , SEIFERT JEAN-PIERRE
发明人： FISCHER WIELAND , SEIFERT JEAN-PIERRE
IPC分类号： G06F7/72 , G06F17/10
CPC分类号： G06F17/10 , G06F7/723 , G06F2207/7271
摘要： The invention relates to a method for securing an exponentiation calculation by means of the Chinese remainder theorem, wherein the joining step (16) in particular, during which, preferably, the joining algorithm according to Garner is used, is monitored (18) for correctness prior to the output (24) of the result of the joining step. Verification occurs directly before the output of the result of the exponentiation calculation of the joining algorithm in order to be able to prevent outputs of an incorrect result, for example as a result of a hardware error attack, so that said error attack can be warded off.
摘要翻译：在通过特别是中国余数定理的装置保护一个幂计算的方法，该组装工序（16），其中所述接合算法以加纳，优选使用为，它的正确性铰接步骤检查的结果的输出（24）之前的（18），这阐明算法，以防止例如不正确的结果的支出幂计算的结果输出由于硬件故障攻击挡开进攻失误之前立即检查。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式