专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2005052612A2 EIN- UND AUSGANGSSCHALTUNG EINES INTEGRIERTEN SCHALTKREISES, VERFAHREN ZUM TESTEN EINES INTEGRIERTEN SCHALTKREISES SOWIE INTEGRIERTER SCHALTKREIS MIT EINER SOLCHEN EIN- UND AUSGANGSSCHALTUNG 审中-公开
标题翻译：集成电路，检验方法集成电路和集成电路这样的输入输出电路的输入和输出电路
公开(公告)号：WO2005052612A2
公开(公告)日：2005-06-09
申请号：PCT/DE2004/002588
申请日：2004-11-23
申请人： INFINEON TECHNOLOGIES AG , ARNOLD, Ralf , GLAS, Martin , MÜLLER, Christian , OBERLE, Hans-Dieter
发明人： ARNOLD, Ralf , GLAS, Martin , MÜLLER, Christian , OBERLE, Hans-Dieter
IPC分类号： G01R31/3185
CPC分类号： G01R31/318566 , G01R31/318572
摘要： Eine erfindungsgemäße Ein- und Ausgangsschaltung (2) eines integrierten Schaltkreises umfasst wenigstens einen Signalanschluss (PAD) zur externen Kontaktierung, eine Schutzschaltung (ESD), einen Eingangstreiber (IN) und einen Ausgangstreiber (OUT). Des weiteren verfügt die erfindungsgemäße Ein- und Ausgangsschaltung (2) über eine Zusatzschaltung (22; 31; 51), deren erster Eingang über die Schutzschaltung (ESD) mit dem Signalanschluss (PAD) verbunden ist und an deren Ausgang ein Testwert für die Funktion der Ein- und Ausgangsschaltung (2-5) anliegt.
摘要翻译：
AUML的发明＆;道路的输入和输出电路（2）的集成电路包括用于外部接触的至少一个信号端子（PAD），保护电路（ESD），输入驱动器（IN）和输出驱动器（ OUT）。进一步的特征导航用途GT发明BEAR ROAD输入和输出电路（2）OVER的附加电路（22; 31; 51）具有在所述保护电路（ESD）到信号端（PAD）的第一输入端连接并在其输出端上应用输入和输出电路（2-5）功能的测试值。

2. 发明申请

WO1991017545A1 INTEGRATED SEMICONDUCTOR STORE WITH PARALLEL TEST FACILITY AND REDUNDANCY PROCESS 审中-公开
标题翻译：集成半导体存储与并行测试设备和冗余过程
公开(公告)号：WO1991017545A1
公开(公告)日：1991-11-14
申请号：PCT/EP1991000865
申请日：1991-05-08
申请人： SIEMENS AKTIENGESELLSCHAFT , MUHMENTHALER, Peter , OBERLE, Hans, Dieter , PEISL, Martin , SAVIGNAC, Dominique
发明人： SIEMENS AKTIENGESELLSCHAFT
IPC分类号： G11C29/00
CPC分类号： G11C29/44
摘要： An integrated semiconductor store contains a parallel test device (PT) and U block groups (GPu). The parallel test device (PT) is used to write in and evaluate data to be read into and out of the semiconductor store. Here, several groups of M storage cells (MC) can be tested in the test operation mode for function, whereby each group is arranged along a word line (WL). The data read out thereby can be evaluated by the parallel test device (PT). The result of the evaluation is available, for each group of M storage cells separately, at I/O data lines (IO1, IO2, IO3) of the semiconductor store. The semiconductor store can also have redundant storage cells (MCred). In this case defective storage cells (MC) or groups thereof can be replaced in connection with the test operation procedure (redundancy).

3. 发明申请

WO2005052612A3 INPUT AND OUTPUT CIRCUIT FOR AN INTEGRATED SWITCHING CIRCUIT, METHOD FOR TESTING AN INTEGRATED SWITCHING CIRCUIT AND AN INTEGRATED SWITCHING CIRCUIT PROVIDED WITH SAID INPUT AND OUTPUT CIRCUIT 审中-公开
标题翻译：集成电路，检验方法集成电路和集成电路这样的输入输出电路的输入和输出电路
公开(公告)号：WO2005052612A3
公开(公告)日：2005-11-17
申请号：PCT/DE2004002588
申请日：2004-11-23
申请人： INFINEON TECHNOLOGIES AG , ARNOLD RALF , GLAS MARTIN , MUELLER CHRISTIAN , OBERLE HANS-DIETER
发明人： ARNOLD RALF , GLAS MARTIN , MUELLER CHRISTIAN , OBERLE HANS-DIETER
IPC分类号： G01R31/3185
CPC分类号： G01R31/318566 , G01R31/318572
摘要： The invention relates to an input-output circuit (2) for an integrated switching circuit comprising at least one signal connection (PAD) for an external contact, a protection circuit (ESD), an input driver (IN) and an output driver (OUT). The inventive input-output circuit (2) also comprises an additional circuit (22, 31, 51) whose first input is connected to the signal connection (PAD) by the protection circuit (ESD) and a test value for the input-output circuit (2-5) arranged at the output of the additional circuit.
摘要翻译：根据本发明的集成电路的发明（2）的输入和输出电路包括用于外部接触的至少一个信号端子（PAD），保护电路（ESD），驾驶员输入（IN）和输出驱动器（OUT）。此外，本发明的输入和输出电路通过附加的电路包括：（2）（22; 31; 51），其具有经由所述保护电路（ESD）到信号端（PAD）的第一输入端和在其输出端的测试值的函数输入和输出电路（2-5）被施加。

4. 发明申请

WO2004025836A1 VERFAHREN UND VORRICHTUNG ZUM ERFASSEN VON PERIODENDAUERSCHWANKUNGEN PERIODISCHER SIGNALE 审中-公开
标题翻译：方法和设备，用于收集周期持续时间涨落周期信号
公开(公告)号：WO2004025836A1
公开(公告)日：2004-03-25
申请号：PCT/EP2003/008844
申请日：2003-08-08
申请人： INFINEON TECHNOLOGIES AG , OBERLE, Hans-Dieter , SATTLER, Sebastian
发明人： OBERLE, Hans-Dieter , SATTLER, Sebastian
IPC分类号： H03L7/08
CPC分类号： H04L25/0262 , G01R23/10 , G01R29/0273
摘要： Zur Bestimmung der Periodendauer (3) eines ersten Signals (1) ist es bekannt, diese durch Zählen von Perioden eines zweiten Signals (2) mit geringerer Periodendauer (4) zu messen. Das Messergebnis (m) hängt sowohl von Schwankungen der Periodendauer (3) des ersten Signals (1) als auch von den akkumulierten Schwankungen der Periodendauer (4) des zweiten Signals (2) ab. Um die Schwankungen der Periodendauer (3) des ersten Signals (1) auch bei nicht zu vernachlässigenden Schwankungen der Periodendauer (4) des zweiten Signals (2) messen zu können, wird die Messung erfindungsgemäß für zwei verschiedene Werte der Periodendauer (4) des zweiten Signals (2) durchgeführt. Aus diesen beiden Werten können voneinander unabhängig sowohl die Schwankungen der Periodendauer (3) des ersten Signals (1) als auch die akkumulierten Schwankungen der Periodendauer (4) des zweiten Signals (2) berechnet werden. Mit Hilfe des Verfahrens können insbesondere die Periodendauerschwankungen eines von einem Phasenregelkreis (5) stammenden ersten Signals (1) erfasst werden.
摘要翻译：以确定第一信号（1）的周期（3）中，已知通过具有较低周期（4）进行计数的第二信号（2）的周期来测量此。测量结果（M）上的变化在第一信号的周期（3）既取决于（1）和周期长度的累计变化量的（4）所述第二信号的（2）。为了测量周期的变化（3）的第一信号（1）即使有（4）所述第二信号的（2）中，根据本发明的用于周期长度的两个不同的值（4）的第二个是测量在时间段不可忽略的变化信号（2）被执行。所述第一信号（1）的周期（3）的所述第二信号（2）的周期（4）的变型和累积变化可以独立地选自这两个值来计算。用该方法的帮助下，一个相位锁定环（5）来的第一信号（1）的周期长度的波动可以特别地检测到。

5. 发明申请

WO2004077083A1 VORRICHTUNG SOWIE VERFAHREN ZUR TOLERANZANALYSE VON DIGITALEN UND/ODER DIGITALISIERTEN MESSWERTEN 审中-公开
标题翻译：装置和方法用于数字和/或数字化测的容差分析
公开(公告)号：WO2004077083A1
公开(公告)日：2004-09-10
申请号：PCT/DE2004/000175
申请日：2004-02-04
申请人： INFINEON TECHNOLOGIES AG , OBERLE, Hans-Dieter , SATTLER, Sebastian
发明人： OBERLE, Hans-Dieter , SATTLER, Sebastian
IPC分类号： G01R31/3167
CPC分类号： G01R31/31707 , G01R31/31703 , G01R31/3187 , G06F7/026
摘要： Eine elektrische Toleranzanalyseschaltung von digitalen und digitalisierten Messwerten weist Eingänge zum Empfang eines Messwerts (χ p ),eines Referenzwerts (χ i ) und eines Toleranzwerts (Δχ q ) sowie einen Ausgang zum Aussenden eines Ausgangswerts (χ a ) auf. Die elektrische Toleranzanalyseschaltung verfügt weiterhin über eine Überprüfungseinrichtung (42, 43) zum Überprüfen des Messwerts (χ p ) anhand wenigstens eines vorgebbaren Toleranzkriteriums und über eine Ausgabeeinrichtung zur Ausgabe eines Ausgangswerts (χ a ), der sich aus dem Zustand der Überprüfungseinrichtung (42, 43) ergibt, und zwar in Abhängigkeit davon, ob der Messwert (χ p ) das jeweils vorgegebene Toleranzkriterium erfüllt oder nicht.
摘要翻译：数字和数字化测量值的电路容差分析具有用于接收测量值（芯片），参考值（商务局）和公差值（Deltachiq）和用于发射上的输出值（奇异）的输出的输入。电容差分析电路还具有一个检测装置（42，43），用于至少一个预先确定的容差指标的基础上测得的值（芯片）的检查和输出装置，用于输出从所述测试设备（42，43）的产率的状态延伸的输出值（甲）根据所测得的值（芯片）是否满足所述相应的预定容差指标或没有。

6. 发明申请

WO1990009024A1 INTEGRATED SEMICONDUCTOR STORE 审中-公开
标题翻译：集成半导体存储
公开(公告)号：WO1990009024A1
公开(公告)日：1990-08-09
申请号：PCT/DE1990000036
申请日：1990-01-22
申请人： SIEMENS AKTIENGESELLSCHAFT , HOFFMANN, Kurt , KOWARIK, Oskar , KRAUS, Rainer , LUSTIG, Bernhard , OBERLE, Hans, Dieter
发明人： SIEMENS AKTIENGESELLSCHAFT
IPC分类号： G11C29/00
CPC分类号： G11C29/18 , G11C11/4094 , G11C11/4096
摘要： In an integrated semiconductor store with a parallel testing facility, the bit lines BL, B &cir& NOt L &cir& NOt of each pair of internal bit lines BL, B &cir& NOt L &cir& NOt are driven independently of each other. This ensures that if an error occurs, the internal weighting circuit BWS of the internal bit lines BL, B &cir& NOt L &cir& NOt in which the error occurs is prevented from flipping.
摘要翻译：在具有并行测试设备的集成半导体存储器中，每对内部位线BL，B＆cir＆NOt L＆cir＆NOt的位线BL，B＆CIR和NOt L＆cir＆NOt彼此独立地驱动。这确保了如果发生错误，则防止发生错误的内部位线BL，B＆Cir＆lt; Lt和Cir＆lt; NOt的内部加权电路BWS翻转。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式