专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明申请

WO2016112331A1 PACKAGED SEMICONDUCTOR DEVICE HAVING LEADFRAME FEATURES PREVENTING DELAMINATION 审中-公开
标题翻译：包装半导体器件具有预防分层的LEADFRAME特性
公开(公告)号：WO2016112331A1
公开(公告)日：2016-07-14
申请号：PCT/US2016/012714
申请日：2016-01-08
申请人： TEXAS INSTRUMENTS INCORPORATED , TEXAS INSTRUMENTS JAPAN LIMITED
发明人： SUEANN LIM, Wei, Fen , LEE, Han Meng@Eugene Lee , BIN ABDUL AZIZ, Anis, Fauzi
IPC分类号： H01L23/495
CPC分类号： H01L21/561 , H01L21/4825 , H01L21/4842 , H01L21/563 , H01L21/78 , H01L23/3107 , H01L23/3114 , H01L23/49503 , H01L23/49541 , H01L24/32 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/83 , H01L24/85 , H01L24/92 , H01L24/97 , H01L2224/32245 , H01L2224/48091 , H01L2224/48245 , H01L2224/48247 , H01L2224/48257 , H01L2224/49052 , H01L2224/49113 , H01L2224/49175 , H01L2224/49433 , H01L2224/73265 , H01L2224/83424 , H01L2224/83447 , H01L2224/8346 , H01L2224/85439 , H01L2224/92247 , H01L2224/97 , H01L2924/00014 , H01L2924/181 , H01L2924/3512 , H01L2924/35121 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207 , H01L2924/01028 , H01L2924/01027 , H01L2224/85 , H01L2224/83
摘要： In described examples, a semiconductor device has a leadframe with a first pad surface (401a) and a parallel second pad surface, and an assembly pad (410) bordered by two opposing sides, which include through-holes (420) from the first pad surface (401a) to the second pad surface. Another pad side includes one or more elongated windows (421) between the pad surfaces. The second pad surface includes grooves. The leadframe further has leads (430) with opposite elongated sides castellated by indents (431). Layers (440) of bondable metals are restricted to localized areas surrounding bond spots. A semiconductor chip (450) is attached to the pad (410) and wire-bonded (460) to the bond spots. A package (470) encapsulates the chip (450), wires, pad (410) and lead (430) portions, and secures the leadframe into the package (470) by filling the through-holes (420), windows (421), grooves and indents (431).
摘要翻译：在所述示例中，半导体器件具有带有第一焊盘表面（401a）和平行的第二焊盘表面的引线框架和由两个相对的边界定界的组合焊盘（410），其包括来自第一焊盘的通孔（420）表面（401a）到第二垫表面。另一衬垫侧包括在垫表面之间的一个或多个细长窗（421）。第二垫表面包括凹槽。引线框还具有引线（430），其具有由凹口（431）铸造的相对的细长边。可焊接金属层（440）限于粘结点附近的局部区域。半导体芯片（450）附接到焊盘（410）并且引线键合（460）到接合点。封装（470）封装芯片（450），电线，焊盘（410）和引线（430）部分，并且通过填充通孔（420），窗口（421），将引线框架固定到封装（470）凹槽和凹痕（431）。

72. 发明申请

WO2016101151A1 INTEGRATED PACKAGE DESIGN WITH WIRE LEADS FOR PACKAGE-ON-PACKAGE PRODUCT 审中-公开
标题翻译：集成包装设计，用于包装产品的导线
公开(公告)号：WO2016101151A1
公开(公告)日：2016-06-30
申请号：PCT/CN2014/094665
申请日：2014-12-23
申请人： INTEL CORPORATION , SUN, Zhiyong Simon
发明人： SUN, Zhiyong Simon
IPC分类号： H01L23/34 , H01L23/48 , H01L23/528
CPC分类号： H01L23/49503 , H01L21/4842 , H01L21/561 , H01L23/3107 , H01L23/49506 , H01L23/4952 , H01L23/49541 , H01L23/49555 , H01L25/105 , H01L2224/48247 , H01L2225/1029 , H01L2225/1052 , H01L2924/0002 , H01L2924/181 , H01L2924/00012 , H01L2924/00
摘要： An integrated package design for a package-on-package product is described that uses wire leads. Some embodiments pertain to a stacked package assembly (101) that includes a first die (120) having a front side and a back side, a die paddle (122) attached to the back side of the first die (120), a plurality of wire leads (112), one end being connected to the front side of the die (120) for connection to an external device, a mold compound (126) encapsulating the first die (120) and at least a portion of the die paddle (122), a land pad (124) cut from the die paddle (122) and supported by the mold compound (126), a second plurality of wire leads (134), one end of the wire leads (134) being connected to the front side of the first die (120) and the other end of the wire leads (134) being connected to the land pad (124), a second die (138) stacked over the die paddle (122) and a third plurality of wire leads (136), one end being connected to the second die (138) and the other end being connected to the land pad (124).
摘要翻译：描述了一种封装封装产品的集成封装设计，使用导线。一些实施例涉及包括具有前侧和后侧的第一管芯（120）和连接到第一管芯（120）的后侧的管芯焊盘（122）的堆叠封装组件（101），多个电线引线（112），一端连接到模具（120）的前侧，用于连接到外部装置;封装第一模具（120）和模板（至少一部分）的模具化合物（126） 122），从模板（122）切割并由模具化合物（126）支撑的焊盘（124），第二多个引线（134），引线（134）的一端连接到第一管芯（120）的前侧和引线引线（134）的另一端连接到接地焊盘（124），堆叠在管芯焊盘（122）上的第二管芯（138）和第三多个焊丝引线（136），一端连接到第二管芯（138），另一端连接到接地焊盘（124）。

73. 发明申请

WO2016067930A1 電子機器及び電子機器の製造方法审中-公开
标题翻译：电子设备及制造电子设备的方法
公开(公告)号：WO2016067930A1
公开(公告)日：2016-05-06
申请号：PCT/JP2015/079204
申请日：2015-10-15
申请人：日立オートモティブシステムズ株式会社
发明人：天明　浩之 , 天羽　美奈 , 露野　円丈 , 徳山　健 , 石井　利昭 , 佐藤　俊也
IPC分类号： H01L23/00 , H01L23/28 , H01L23/29 , H01L23/44 , H01L23/62 , H01L25/07 , H01L25/18
CPC分类号： H01L23/367 , H01L21/4825 , H01L21/4882 , H01L21/56 , H01L23/3107 , H01L23/3142 , H01L23/49517 , H01L23/49541 , H01L23/49562 , H01L23/49568 , H01L23/49582 , H01L23/62 , H01L24/27 , H01L24/32 , H01L25/07 , H01L25/18 , H01L2224/27462 , H01L2224/27464 , H01L2224/48091 , H01L2224/48247 , H01L2924/181 , H01L2924/1815 , H01L2924/00012 , H01L2924/00014
摘要：　電子機器は、半導体素子、および熱伝導性支持部材を有する回路体と、回路体の一面に熱伝導可能に設けられた放熱板と、放熱板と熱伝導性支持部材との間に介装された熱伝導性の絶縁部材と、入力用端子と、出力用端子と、接地用端子とを備えた電子部品構成体と、入力用端子、出力用端子および接地用端子それぞれの一部、および放熱板の一面を露出して、電子部品構成体の周囲を覆って形成された封止樹脂と、入力用端子および出力用端子とは絶縁されて形成され、封止樹脂と放熱板の一面との冷却媒体への浸漬領域の全面を覆って形成された本体導体層と、接地用端子の少なくとも一部を覆い、本体導体層と電気的に接続されている接地用導体層と、を備える。
摘要翻译：该电子装置设置有电子部件构成体，该电子部件构成体设置有包括半导体元件和导热性支撑部件的电路体，散热板，其以导热方式设置在电路主体的一个表面上，插入在散热板和导热支撑构件之间的导热绝缘构件，输入端子，输出端子和接地端子; 形成为覆盖电子部件构成体的周围的密封树脂，同时具有输入端子的一部分，输出端子的一部分，接地端子的一部分和散热板的表面暴露由此; 主体导体层，其形成为与输入端子和输出端子绝缘，并且覆盖密封树脂的浸渍区域和散热板的表面的整个表面，所述浸入区域为浸入冷却介质中; 以及接地导体层，其覆盖接地端子的至少一部分并且电连接到主体导体层。

74. 发明申请

WO2016067621A1 電子回路部品审中-公开
标题翻译：电子电路组件
公开(公告)号：WO2016067621A1
公开(公告)日：2016-05-06
申请号：PCT/JP2015/005449
申请日：2015-10-29
申请人：株式会社デンソー
发明人：吉田　昌只
IPC分类号： H01L23/08 , H01L23/50
CPC分类号： H01L23/562 , H01L21/4803 , H01L21/565 , H01L23/04 , H01L23/057 , H01L23/13 , H01L23/49541 , H01L23/49548 , H01L23/49551 , H01L23/49575 , H01L23/49589 , H01L23/49861 , H01L23/50 , H01L25/16 , H01L2924/0002 , H01L2924/00
摘要：　電子回路部品は、電子部品（Ａ、Ｂ）と、電子部品（Ａ、Ｂ）の配置に対応した回路パターンを形成するリードフレーム（１）と、インサート成形によりリードフレーム（１）の一部が内部に配置された樹脂部材（２）と、電子部品（Ａ、Ｂ）が配置された樹脂部材（２）の第一面（２ａ）を被覆する第一蓋部材（８）と、を備える。樹脂部材（２）の第一面（２ａ）には、電子部品（Ａ、Ｂ）が配置される凹形状のランド（３１、３２）が形成され、ランド（３１、３２）の底面（Ｚ）には、リードフレーム（１）の一部であって電子部品（Ａ、Ｂ）に電気的に接続される複数の端子部（４０～５７）が配置され、第一蓋部材（８）のうちランド（３１、３２）に対向する部位には、電子部品（Ａ、Ｂ）と第一蓋部材（８）との間にクリアランス（Ｃ１、Ｃ２）を形成する凹部（８１）が形成されている。
摘要翻译：该电子电路部件具有：电子部件（A，B）; 形成与电子部件（A，B）的配置对应的电路图案的引线框架（1）。通过嵌件成型将引线框架（1）的一部分设置在其中的树脂构件（2）以及覆盖其上设置有电子部件（A，B）的树脂部件（2）的第一表面（2a）的第一盖部件（8）。在树脂部件（2）的第一表面（2a）中，在所述焊盘（31）的底面（Z）处形成有要设置电子部件（A，B）的凹陷部（31,32），32），设置多个端子部（40-57），所述端子部是引线框架（1）的一部分，与电子部件（A，B）电连接，第一盖部件）区域，形成在电子部件（A，B）和第一盖部件（8）之间形成间隙（C1，C2）的凹部（81）。

75. 发明申请

WO2015179294A3 BUMP BONDS FORMED AS METAL LINE INTERCONNECTS IN A SEMICONDUCTOR DEVICE 审中-公开
标题翻译：作为半导体器件中的金属线互连形成的BUMP
公开(公告)号：WO2015179294A3
公开(公告)日：2016-01-14
申请号：PCT/US2015031377
申请日：2015-05-18
申请人： MICROCHIP TECH INC
发明人： DIX GREG , MELCHER ROGER , KLINE HAROLD
IPC分类号： H01L23/485 , H01L23/482 , H01L23/495 , H01L23/528
CPC分类号： H01L23/49513 , H01L23/3114 , H01L23/3171 , H01L23/4824 , H01L23/4951 , H01L23/49541 , H01L23/49562 , H01L23/49575 , H01L23/528 , H01L24/05 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/48 , H01L2224/05553 , H01L2224/05554 , H01L2224/13014 , H01L2224/13022 , H01L2224/13028 , H01L2224/131 , H01L2224/1319 , H01L2224/14133 , H01L2224/1613 , H01L2224/16245 , H01L2224/48245 , H01L2924/00014 , H01L2924/1305 , H01L2924/19107 , H01L2924/014 , H01L2924/0665 , H01L2924/0781 , H01L2924/00012 , H01L2224/45099
摘要： A semiconductor power chip has a semiconductor power device (210, 530, 720, 730, 830, 840) (e.g., a power-FET device) formed on a semiconductor die (10); wherein the semiconductor power device (210, 530, 720, 730, 830, 840) comprises an array of conductive contact elements (230A, 230B, 230C); a passivation layer (250) formed over the plurality of conductive contact elements (230A, 230B, 230C), the passivation layer (250) comprising passivation openings (12, 252) over a plurality of the conductive contact elements (230A, 230B, 230C); and an array of conductive bumps (200, 200a', 200c', 200e', 200A, 200B', 200C) including one or more interconnection bumps (200a', 200c', 200e', 200A, 200B', 200C), wherein each interconnection bump (200a', 200c', 200e', 200A, 200B', 200C) is formed over the passivation layer (250) and extends into at least two of the passivation openings (12, 252) and into contact with at least two underlying conductive contact elements (230A, 230B, 230C) to thereby provide a conductive coupling between the at least two underlying conductive contact elements (230A, 230B, 230C). The array of conductive contact elements (230A, 230B, 230C) may comprise at least one gate contact element (230A), at least one drain contact element (230B) and at least one source contact element (230C). The semiconductor power chip may further comprise a lead- frame (104, 510, 610, 710, 810) coupled to the array of conductive bumps (200, 200a', 200c', 200e', 200A, 200B', 200C) such that the one or more interconnection bumps (200a', 200c', 200e', 200A, 200B', 200C) provide a conductive coupling between at least a portion of the array of conductive contact elements (230A, 230B, 230C) and the lead-frame (104, 510, 610, 710, 810).
摘要翻译：半导体功率芯片具有形成在半导体管芯（10）上的半导体功率器件（210,530,720,730,830,840）（例如功率FET器件）。其中所述半导体功率器件（210,530,720,730,830,840）包括导电接触元件阵列（230A，230B，230C）; 形成在所述多个导电接触元件（230A，230B，230C）上方的钝化层（250），所述钝化层（250）包括多个导电接触元件（230A，230B，230C）上的钝化开口（12,252））; 以及包括一个或多个互连凸块（200a'，200c'，200e'，200A，200B'，200C）的导电凸块（200,200a'，200c'，200e'，200A，200B'，200C）每个互连突起（200a'，200c'，200e'，200A，200B'，200C）形成在钝化层（250）上并且延伸到至少两个钝化开口（12,252）中并且至少与两个底层导电接触元件（230A，230B，230C），从而在所述至少两个下面的导电接触元件（230A，230B，230C）之间提供导电耦合。导电接触元件阵列（230A，230B，230C）可以包括至少一个栅极接触元件（230A），至少一个漏极接触元件（230B）和至少一个源极接触元件（230C）。半导体功率芯片还可以包括耦合到导电凸块阵列（200,200a'，200c'，200e'，200A，200B'，200C）的引线框架（104,510,610,710,810），使得所述一个或多个互连凸块（200a'，200c'，200e'，200A，200B'，200C）提供导电接触元件阵列的至少一部分（230A，230B，230C）框架（104,510,610,710,810）。

76. 发明申请

WO2015114758A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2015114758A1
公开(公告)日：2015-08-06
申请号：PCT/JP2014/051982
申请日：2014-01-29
申请人：ルネサスエレクトロニクス株式会社
发明人：五十嵐　孝行 , 船矢　琢央
IPC分类号： H01L21/822 , H01L27/04
CPC分类号： H01L23/5227 , H01L23/49503 , H01L23/49541 , H01L23/49575 , H01L23/5283 , H01L23/53214 , H01L23/53223 , H01L24/06 , H01L24/45 , H01L24/48 , H01L24/49 , H01L25/167 , H01L27/0688 , H01L27/1203 , H01L2224/02166 , H01L2224/05554 , H01L2224/45124 , H01L2224/48137 , H01L2224/48227 , H01L2224/49171 , H01L2224/49175 , H01L2924/13055 , H01L2924/00 , H01L2924/00014
摘要：　半導体装置の特性を向上させる。半導体装置は、層間絶縁膜ＩＬ２上に形成されたコイルＣＬ１および配線Ｍ２と、層間絶縁膜ＩＬ３上に形成された配線Ｍ３と、層間絶縁膜ＩＬ４上に形成されたコイルＣＬ２および配線Ｍ４とを有する。そして、コイルＣＬ２と配線Ｍ４との距離ＤＭ４は、コイルＣＬ２と配線Ｍ３との距離ＤＭ３より大きい（ＤＭ４＞ＤＭ３）。また、コイルＣＬ２と配線Ｍ３との距離ＤＭ３は、コイルＣＬ１とコイルＣＬ２との間に位置する層間絶縁膜ＩＬ３の膜厚と層間絶縁膜ＩＬ４の膜厚との和以上である。これにより、高い電圧差が生じやすいコイルＣＬ２と配線Ｍ４との間などの絶縁耐圧を向上させることができる。また、トランス形成領域１Ａと、周辺回路形成領域１Ｂとを囲むシールリング形成領域１Ｃを設け、耐湿性の向上を図る。
摘要翻译：改善半导体器件的特性。该半导体装置具有形成在层间绝缘膜（IL2）上的线圈（CL1）和布线（M2）; 在层间绝缘膜（IL3）上形成的布线（M3）; 以及形成在层间绝缘膜（IL4）上的线圈（CL2）和布线（M4）。线圈（CL2）和布线（M4）之间的距离（DM4）大于线圈（CL2）和布线（M3）（DM4> DM3）之间的距离（DM3）。此外，线圈（CL2）和布线（M3）之间的距离（DM3）等于或大于位于线圈（CL1）和线圈（CL1）之间的层间绝缘膜（IL3）的膜厚之和 CL2）和层间绝缘膜（IL4）的膜厚度。因此，可以提高诸如线圈（CL2）和布线（M4）之间的区域的耐受电压，所述区域容易产生较大的电压差。此外，设置有围绕变压器形成区域（1A）的密封环形成区域（1C）和外围电路形成区域（1B），并且提高了防潮性。

77. 发明申请

WO2015111623A1 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法审中-公开
标题翻译：引线框架及其制造方法，半导体器件及其制造方法
公开(公告)号：WO2015111623A1
公开(公告)日：2015-07-30
申请号：PCT/JP2015/051545
申请日：2015-01-21
申请人：大日本印刷株式会社
发明人：永田　昌博 , 矢崎　雅樹 , 冨田　幸治
IPC分类号： H01L23/50
CPC分类号： H01L24/97 , H01L21/4828 , H01L21/568 , H01L23/3107 , H01L23/49541 , H01L23/49548 , H01L2224/05553 , H01L2224/05554 , H01L2224/32245 , H01L2224/48091 , H01L2224/48247 , H01L2224/49171 , H01L2224/73265 , H01L2224/92247 , H01L2224/97 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
摘要：　リードフレーム１０は、半導体素子２１が搭載されるダイパッド１１と、ダイパッド１１周囲に設けられ、それぞれ第１端子部５３を含む複数の長外周リード部１２Ａおよび短外周リード部１２Ｂと、ダイパッド１１と長外周リード部１２Ａおよび短外周リード部１２Ｂとの間に配置され、ダイパッド１１を取り囲む接続リング１４とを備えている。複数の内側リード部２６Ａ～２６Ｄは、長内側リード部２６Ａ、２６Ｃと、短内側リード部２６Ｂ、２６Ｄとを含んでいる。長内側リード部２６Ａ、２６Ｃと短内側リード部２６Ｂ、２６Ｄとは、接続リング１４に沿って交互に配置されている。
摘要翻译：一种引线框架（10），其具有：安装半导体元件（21）的芯片焊盘（11）; 设置在芯片焊盘（11）周围的多个长外周引线部分（12A）和短外周引线部分（12B），每个长外周引线部分（12A）和短外周引线部分（12B）包括第一端子部分（53）; 以及设置在所述芯片焊盘（11）与所述长外周引线部（12A）和所述短外周引线部（12B）之间的连接环（14），所述连接环（14）包围所述管芯焊盘（11）。多个内部引线（26A-26D）包括长内部引线（26A，26C）和短内部引线（26B，26D）。长内部引线（26A，26C）和短内部引线（26B，26D）沿连接环（14）交替布置。

78. 发明申请

WO2015087482A1 金属部材およびその表面加工方法、半導体装置およびその製造方法、複合成形体审中-公开
标题翻译：金属构件，金属构件表面处理方法，半导体器件，半导体器件制造方法和复合模制体
公开(公告)号：WO2015087482A1
公开(公告)日：2015-06-18
申请号：PCT/JP2014/005625
申请日：2014-11-10
申请人：株式会社デンソー
发明人：小林　渉 , 林　英二 , 神田　和輝
IPC分类号： B23K26/00 , B23K26/359 , H01L21/50 , H01L21/52
CPC分类号： B23K26/359 , B23K26/00 , B23K26/0006 , B23K26/0078 , B23K26/0081 , B23K26/0084 , B23K26/0626 , B23K2201/40 , B23K2203/08 , H01L21/4821 , H01L23/3107 , H01L23/3142 , H01L23/49513 , H01L23/49541 , H01L23/49548 , H01L23/49582 , H01L24/32 , H01L2224/291 , H01L2224/29139 , H01L2224/29144 , H01L2224/29155 , H01L2224/29164 , H01L2224/2919 , H01L2224/32245 , H01L2224/83385 , H01L2224/83439 , H01L2224/83444 , H01L2224/83455 , H01L2224/83464 , H01L2924/40102 , H01L2924/014 , H01L2924/00014
摘要：本発明は、従来よりも低エネルギー密度のエネルギービームにより、金属部材と他部材との密着性を確保できる粗面、もしくは、金属部材におけるはんだの拡がりを抑制できる粗面を形成することを目的とする。本発明の基材（２１）の表面（２１ａ）に金属薄膜（２２）が設けられた金属部材（２）の表面加工方法は、前記金属薄膜の表面（２２ａ）に対して、エネルギー密度が１００Ｊ／ｃｍ２以下であるパルス発振のレーザービームを、パルス幅を１μ秒以下として照射することにより前記金属薄膜の表面部分を溶融または蒸発させ、前記溶融または蒸発の後に、前記金属薄膜の表面部分を凝固させることで、前記金属薄膜の表面を粗面化する、ことを有し、前記金属薄膜は、Ｎｉ、Ａｕ、Ｐｄ、Ａｇのうちの少なくとも一つを主成分とする材料で構成されている。
摘要翻译：本发明的目的是通过能量密度低于常规能量束的能量束形成一种粗糙表面，其确保金属构件和其它构件之间的粘附，或能够抑制焊接在金属部件上。公开了一种处理金属构件（2）的表面的方法，其具有设置在基材（21）的表面（21a）上的金属薄膜（22）。该方法具有通过以下方式使金属薄膜的表面粗糙化的步骤：通过用脉冲宽度相等的脉冲振荡激光束照射金属薄膜的表面（22a）来熔化或蒸发金属薄膜的表面部分所述脉冲振荡激光束的能量密度等于或小于100J / cm 2; 并在熔化或蒸发之后使金属薄膜的表面部分凝结。金属薄膜由以Ni，Au，Pd和Ag组成的组中的至少一种元素作为主要成分的材料构成。

79. 发明申请

WO2015083201A1 電力半導体装置审中-公开
标题翻译：功率半导体器件
公开(公告)号：WO2015083201A1
公开(公告)日：2015-06-11
申请号：PCT/JP2013/007153
申请日：2013-12-05
申请人：三菱電機株式会社
发明人：木村　享 , 五藤　洋一 , 北井　清文
IPC分类号： H01L23/29 , H01L25/00
CPC分类号： H01L23/49568 , H01L23/29 , H01L23/3121 , H01L23/3672 , H01L23/3677 , H01L23/3735 , H01L23/4334 , H01L23/4924 , H01L23/49541 , H01L23/49565 , H01L24/32 , H01L25/00 , H01L25/0655 , H01L2224/32245 , H01L2924/0002 , H01L2924/01013 , H01L2924/00
摘要：ベース板２２に設けられた突起３５を、導電性部材１２に設けられた切欠きと嵌め合い、突起３５を変形させることでベース板２２と導電性部材１２とを固定し、導電性部材１２をアースに接続することで電力半導体素子２１からの放射ノイズが低減され、電力半導体素子２１の誤動作を抑制する。　熱を発生する電力半導体素子２１からの発熱を放熱フィン１１に伝導するよう電力半導体素子２１と熱的に接続されたベース板２２と、ベース板２２に固定されると共にベース板２２と導通しアースに接続された導電性部材１２とを備え、ベース板２２には突起３５が設けられ、突起３５は導電性部材１２に設けられた切欠きに嵌め合うと共に、変形されることで導電性部材１２がベース板２２に固定され、導通が得られることを特徴とする。
摘要翻译：在本发明中，来自功率半导体元件（21）的辐射噪声被减小，并且功率半导体元件（21）的故障被抑制，所述功率半导体元件（21）设置在基板（22）上的配合突起（35） 12）并使突起（35）变形，从而固定基板（22）和导电部件（12），并且通过将导电部件（12）连接到地面。功率半导体器件设置有：热电连接到功率半导体元件（21）的基板（22），使得从产生热的功率半导体元件（21）产生的热量传导到散热片（ 11）; 并且固定到所述基板（22）上的导电构件（12）与所述基板（22）导电连通，并且连接到地面。突起（35）设置在基板（22）上，并且通过将突起（35）配合到设置在导电构件（12）上的槽口并使其变形，导电构件（12）固定到基板 22），从而实现导电通信。

80. 发明申请

WO2015031711A1 MOLDED LEAD FRAME PACKAGE WITH EMBEDDED DIE 审中-公开
标题翻译：模制铅框架与嵌入式DIE
公开(公告)号：WO2015031711A1
公开(公告)日：2015-03-05
申请号：PCT/US2014/053335
申请日：2014-08-29
申请人： ROBERT BOSCH GMBH , SALMON, Jay Scott , HANSEN, Uwe
发明人： SALMON, Jay Scott , HANSEN, Uwe
IPC分类号： H01L23/498 , H04R19/00 , H04R19/04
CPC分类号： B81B7/007 , B81B2201/0257 , B81B2207/012 , B81B2207/07 , B81C1/00238 , H01L21/4828 , H01L23/49541 , H01L23/49861 , H01L2224/48091 , H01L2924/19107 , H04R19/005 , H04R19/04 , H04R31/00 , H04R2201/003 , H01L2924/00014
摘要： A semiconductor package. The semiconductor package includes a first side, a second side, a molded substrate, a die, and a lead frame. The second side of the semiconductor package is opposite the first side of the semiconductor package. The die and lead frame are embedded into the molded substrate. The lead frame is also positioned between the first side and the second side of the semiconductor package to provide a first electrical connection between the first side and the second side of the semiconductor package.
摘要翻译：半导体封装。半导体封装包括第一侧，第二侧，模制衬底，管芯和引线框架。半导体封装的第二面与半导体封装的第一侧相对。模具和引线框架嵌入模制基板中。引线框架也位于半导体封装的第一侧和第二侧之间，以在半导体封装的第一侧和第二侧之间提供第一电连接。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式