会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 44. 发明申请
    • VERFAHREN ZUM HERSTELLEN EINES VERBINDUNGSHALBLEITER-FELDEFFEKTTRANSISTORS MIT EINER FIN-STRUKTUR UND VERBINDUNGSHALBLEITER-FELDEFFEKTTRANSISTOR MIT EINER FIN-STRUKTUR
    • 方法制备化合物半导体场效应晶体管,鳍状结构及相关半导体场效应晶体管,鳍状结构
    • WO2007076791A1
    • 2007-07-12
    • PCT/DE2006/002221
    • 2006-12-12
    • INFINEON TECHNOLOGIES AGNAWAZ, Muhammad
    • NAWAZ, Muhammad
    • H01L21/335H01L29/10H01L29/20H01L29/78
    • H01L29/812H01L29/66795H01L29/66856H01L29/785H01L29/78681
    • Die Erfindung stellt ein Verfahren bereit zum Herstellen eines Verbindungshalbleiter- Feldeffekttransistors mit einer Fin-Struktur, welches aufweist: Bilden einer ersten Schicht auf oder über einem Substrat, wobei die erste Schicht ein erstes Verbindungshalbleiter-Material aufweist; Bilden einer zweiten Schicht auf der ersten Schicht, wobei die zweite Schicht ein zweites Verbindungshalbleiter-Material aufweist; Bilden einer dritten Schicht auf der zweiten Schicht, wobei die dritte Schicht ein drittes Verbindungshalbleiter-Material aufweist; Bilden einer Bedeckungsschicht auf zumindest einem Teilbereich der dritten Schicht, wobei die Bedeckungsschicht ein viertes Verbindungshalbleiter-Material aufweist; Bilden einer Fin-Struktur durch Strukturieren der zweiten Schicht, der dritten Schicht und der Bedeckungsschicht; Bilden eines ersten Source/Drain-Bereiches aus einem ersten Teilbereich der Bedeckungsschicht und Bilden eines zweiten Source/Drain- Bereiches aus einem zweiten Teilbereich der Bedeckungsschicht; und Bilden eines Gate-Bereiches auf zumindest einem Teilbereich mindestens einer Seitenwand der Fin-Struktur und/oder auf einem Teilbereich einer oberen Oberfläche der dritten Schicht.
    • 本发明提供了一种生产化合物半导体的场效应晶体管具有鳍状结构的方法,包括:上或在衬底上,其中所述第一层包括第一化合物半导体材料形成的第一层; 形成所述第一层上的第二层,所述包含第二化合物半导体材料的第二层; 形成在第二层上的第三层,所述第三层包括第三化合物半导体材料; 在第三层,其中所述覆盖层包括第四化合物半导体材料的至少一部分上形成的覆盖层; 形成通过图案化所述第二层,第三层和覆盖层的鳍式结构; 形成覆盖层的第一部分区域的第一源极/漏极区域以及形成第二源极/漏极覆盖层的第二部分区域的区域; 和在鳍结构的和/或在所述第三层的上表面的部分的至少一个侧壁的至少一部分上形成栅区。
    • 49. 发明申请
    • 3-DIMENSIONALES MEHRCHIP-MODUL
    • 3-DIMENSIONAL更多芯片模块
    • WO2007062944A1
    • 2007-06-07
    • PCT/EP2006/067882
    • 2006-10-27
    • INFINEON TECHNOLOGIES AGBARTH, Hans-Joachim
    • BARTH, Hans-Joachim
    • H01L25/065
    • H01L25/0657H01L23/34H01L2225/06513H01L2225/06589H01L2924/0002H01L2924/01079H01L2924/00
    • Die vorliegende Erfindung betrifft ein 3-dimensionales Mehrchip-Modul mit einem ersten integrierten Schaltkreis-Chip (ICl) der zumindest einen ersten Hochtemperatur-Funktionsbereich (HTBl) und einen ersten Niedertemperatur-Funktionsbereich (NTBl) aufweist, und zumindest einem zweiten integrierten Schaltkreis-Chip (IC2) mit einem zweiten Hochtemperatur- Funktionsbereich (HTB2) und einem zweiten Niedertemperatur- Funktionsbereich (NTB2), wobei der zweite Hochtemperatur- Funktionsbereich (HTB2) gegenüber dem ersten Niedertemperatur-Funktionsbereich (NTBl) angeordnet ist. Alternativ kann auch zwischen dem ersten und zweiten Chip (ICl, IC2) zumindest ein Niedertemperatur-Chip angeordnet sein, der nur einen Niedertemperatur-Funktionsbereich aufweist .
    • 本发明涉及一种具有第一个集成电路芯片(ICL),包括至少一个第一高温的工作范围(HTBL)和第一低温的工作范围(NTBl)的3维的多芯片模块,和至少一个第二个集成电路芯片 (IC2)与第二高的工作温度范围(HTB2)和第二低温操作范围(NTB2),其中所述第二高的工作温度范围(HTB2)在第一低温的工作范围(NTBl)布置。 可替代地,至少一个低温芯片也可以被布置在第一和第二芯片(IC2 ICl的,),它仅具有低的工作温度范围之间。