专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明申请

WO2007000660A1 IMPARTING DIGITAL UNIQUENESS TO THE TYPES OF A PROGRAMMING LANGUAGE USING A UNIQUE DIGITAL SEQUENCE 审中-公开
标题翻译：使用一个独特的数字序列将数字化的独特性改写为编程语言的类型
公开(公告)号：WO2007000660A1
公开(公告)日：2007-01-04
申请号：PCT/IB2006/001854
申请日：2006-06-28
申请人： AXALTO S.A , SACHDEVA, Kapil , PREVOST, Sylvain
发明人： SACHDEVA, Kapil , PREVOST, Sylvain
IPC分类号： G06F9/42
CPC分类号： G06F9/44521 , G06F9/44552
摘要： A system and method for establishing uniqueness in type definition names. Each application vendor has associated therewith a unique data sequence. The data sequence is combined (510,520) with the type definition name and then a digital operation is performed (530) to produce a unique digital identifier that is used in place of the type name.
摘要翻译：一种用于在类型定义名称中建立唯一性的系统和方法。每个应用程序供应商都与其相关联的唯一数据序列。将数据序列与类型定义名称组合（510,520），然后执行数字操作（530）以产生用于代替类型名称的唯一数字标识符。

32. 发明申请

WO2006111207A1 PROCESS AND APPARATUS FOR SHARING INLINE CACHES 审中-公开
标题翻译：共享快速入门的过程和设备
公开(公告)号：WO2006111207A1
公开(公告)日：2006-10-26
申请号：PCT/EP2005/053689
申请日：2005-07-28
申请人： ESMERTEC AG , LUND, Kasper , BAK, Lars , ANDERSEN, Jakob , GRARUP, Steffen
发明人： LUND, Kasper , BAK, Lars , ANDERSEN, Jakob , GRARUP, Steffen
IPC分类号： G06F9/42
CPC分类号： G06F9/4491
摘要： A technique for dynamic dispatch invo lves adapting a method at a dispatch point to reference a state cache. State of the state cache may be associated with an object type and a method signature. When a method is adapted at the dispatch point to reference a state cache, the reference is to a state cache associated with a state that matches the method signature and the object type of the object dispatched upon. The state cache may be shared among multiple methods with similar associated states to reduce memory requirements.
摘要翻译：一种用于动态调度调用的技术适用于调度点处的方法以引用状态高速缓存。状态缓存的状态可以与对象类型和方法签名相关联。当在调度点调整方法以引用状态高速缓存时，引用是与状态相关联的状态缓存，该状态与方法签名和调度的对象的对象类型匹配。可以在具有相似关联状态的多个方法之间共享状态缓存以减少内存需求。

33. 发明申请

WO2005020069A1 コンピュータシステムのCPU（中央処理装置）审中-公开
标题翻译：计算机系统的CPU（中央处理单元）
公开(公告)号：WO2005020069A1
公开(公告)日：2005-03-03
申请号：PCT/JP2004/012165
申请日：2004-08-25
申请人：有限会社電机本舗 , 由井清人
发明人：由井清人
IPC分类号： G06F9/42
CPC分类号： G06F9/3806 , G06F12/1441 , G06F21/52 , G06F21/71
摘要：【課題】　セキュリティホールの発生原因と言われるバッファオーバーラン現象を防止し、コンピュータウイルスや不正アクセスを抑制することのできるコンピュータシステムのＣＰＵ（中央処理装置）を提供する。【解決手段】　記憶装置のどのアドレスまで現時点で使用しているかを示し、記憶装置を使用するごとに、未使用の記憶装置のアドレスを示すように値を演算する機能を有するスタックレジスタ装置を複数備えるコンピュータシステムのＣＰＵ（中央処理装置）１００であって、プログラムが使用するデータ処理に用いる第一のスタックレジスタ装置Ｒ１と、サブルーチンコールを行う際に書き込む戻りアドレスの格納に用いる第二のスタックレジスタ装置Ｒ３とを少なくとも備える。
摘要翻译： [问题]提供一种能够防止缓冲器溢出现象的计算机系统的CPU（中央处理单元），其被称为引起安全漏洞并且抑制计算机病毒和未经授权的访问。本发明提供一种计算机系统的CPU（中央处理单元）（100），包括多个堆栈寄存器装置，具有指示存储装置的存储装置的地址的功能并且每当使用存储设备时计算指示未使用的存储设备的地址的值。 CPU（100）至少包括用于由程序使用的数据处理的第一堆栈寄存器装置（R1）和用于存储在执行子程序调用时写入的返回地址的第二堆栈寄存器装置（R3）。

34. 发明申请

WO2004079566A3 METHOD OF CREATING A DESCRIPTION DOCUMENT IN MARKUP LANGUAGE OF AGLOBAL SERVICE PROVIDED ON A COMMUNICATION PATH 审中-公开
公开(公告)号：WO2004079566A3
公开(公告)日：2004-09-16
申请号：PCT/IB2004/000935
申请日：2004-03-03
申请人： CANON KABUSHIKI KAISHA , MOREAU, Jean-Jacques , FABLET, Youenn
发明人： MOREAU, Jean-Jacques , FABLET, Youenn
IPC分类号： G06F9/42
摘要： A method of creating a description document in markup language of a global service provided by at least two successive nodes on a communication path in the communication network, using description documents of a unitary service provided by each of said nodes on the communication path, each description document of a unitary service provided by a node comprising a list of blocks received by said node when said unitary service is implemented, comprises a step (E306) of determining a set of blocks comprising the combining of the blocks received by each node on the communication path when the global service is implemented; a step (E305, E307, E308) of entering a first tag including said combining of the blocks received; a step (E314-E316, E318) of determining, for each node, the processing or processings associated respectively with the blocks of said combining of the received blocks; and a step (E317, E319) of entering a second tag specifying the processing or processings associated with said blocks at each node on the communication path. Use for describing a global service on a communication path in a network.

35. 发明申请

WO03081424A9 METHOD AND APPARATUS FOR DEPLOYMENT OF HIGH INTEGRITY SOFTWARE USING INITIALIZATION ORDER AND CALLING ORDER CONSTRAINTS 审中-公开
标题翻译：使用初始化命令和命令约束来部署高度完整性软件的方法和装置
公开(公告)号：WO03081424A9
公开(公告)日：2004-04-22
申请号：PCT/US0308385
申请日：2003-03-17
申请人： SUN MICROSYSTEMS INC
发明人： DE JONG EDUARD
IPC分类号： G06F9/40 , G06F9/42 , G06F9/44 , G06F9/445 , G06F11/36
CPC分类号： G06F9/445 , G06F9/4426
摘要： A method for designing a software program including multiple modules includes defining an initialization sequence wherein each of the modules is initialized according to a predetermined order. The method also includes defining calling order constraints wherein a first module may call a second module if the first module succeeds the second module in the allowed order. The module also includes creating a program specification for the software program. The program specification includes a module specification for each of the modules and each module specification indicates other modules called by an implementation of the module. According to one aspect, one of a plurality of initialization sequences is selected based upon the presence of one or more markers in a memory.
摘要翻译：用于设计包括多个模块的软件程序的方法包括定义初始化序列，其中每个模块根据预定顺序被初始化。该方法还包括定义呼叫顺序约束，其中如果第一模块以允许的顺序成功接收第二模块，则第一模块可以调用第二模块。该模块还包括为软件程序创建程序规范。程序规范包括每个模块的模块规范，每个模块规范指示由模块实现调用的其他模块。根据一个方面，基于存储器中存在一个或多个标记来选择多个初始化序列之一。

36. 发明申请

WO0241145A3 SYSTEM AND METHODS PROVIDING RUNTIME BYTE CODE SIMPLIFICATION FOR PLATFORM INDEPENDENT LANGUAGES 审中-公开
标题翻译：为独立语言平台提供运行字节代码简化的系统和方法
公开(公告)号：WO0241145A3
公开(公告)日：2004-02-26
申请号：PCT/CA0101090
申请日：2001-07-27
申请人： ZUCOTTO WIRELESS INC , BOTTOMLEY THOMAS MARK WALTER
发明人： BOTTOMLEY THOMAS MARK WALTER
IPC分类号： G06F9/318 , G06F9/40 , G06F9/42 , G06F9/445 , G06F9/45 , G06F9/455
CPC分类号： G06F9/4425 , G06F8/52 , G06F9/30185 , G06F9/443 , G06F9/44521 , G06F9/44557 , G06F9/45504 , G06F2209/481
摘要： Methods and devices are provided which transform a sequence of instructions of a platform independent instruction set, such as the Java instruction set for example, by defining a group of functionally equivalent instructions in the instruction set and defining a substitution instruction, and by substituting the substitution instruction for each occurrence in the sequence of instructions of one of the predetermined group of functionally equivalent instructions. The methods are extendable to perform substitutions for multiple groups of functionally equivalent byte codes. Also provided is a method of replacing multi-byte instructions with single-byte instructions.
摘要翻译：提供了通过在指令集中定义一组功能等同的指令并定义替换指令来提供平台无关指令集的指令序列的方法和装置，例如Java指令集，并且通过替换替换在指定的序列中的每个发生的指令中的一个预定功能等效指令组之一的指令。这些方法是可扩展的，以对多组功能等同的字节代码执行替换。还提供了用单字节指令替换多字节指令的方法。

37. 发明申请

WO03083653A2 SYSTEM AND METHOD FOR OBJECT ORIENTED INTERFACE CHECKING AND METHOD DISPATCHING 审中-公开
标题翻译：用于面向对象的接口检查和方法分配的系统和方法
公开(公告)号：WO03083653A2
公开(公告)日：2003-10-09
申请号：PCT/CA0300453
申请日：2003-03-28
申请人： RESEARCH IN MOTION LTD , SCIAN ANTHONY F , YACH DAVID P
发明人： SCIAN ANTHONY F , YACH DAVID P
IPC分类号： G06F9/42 , G06F9/44
CPC分类号： G06F9/4433 , G06F9/443
摘要： Method and system for interface checking and interface method dispatching for wireless devices. Relationships between classes and objectoriented interfaces are analyzed and certain properties are exploited for use in performing interface checking and/or interface method dispatching.
摘要翻译：用于无线设备的接口检查和接口方式调度的方法和系统。分析类和对象接口之间的关系，并且利用某些属性来进行接口检查和/或接口方法调度。

38. 发明申请

WO0239272A9 METHOD AND APPARATUS FOR REDUCING BRANCH LATENCY 审中-公开
标题翻译：减少分支延期的方法和装置
公开(公告)号：WO0239272A9
公开(公告)日：2003-09-04
申请号：PCT/US0149653
申请日：2001-11-09
申请人： CHIPWRIGHTS DESIGN INC , REDFORD JOHN L
发明人： REDFORD JOHN L
IPC分类号： G06F9/32 , G06F9/38 , G06F9/42
CPC分类号： G06F9/3804 , G06F9/322 , G06F9/3846 , G06F9/4426
摘要： A method and apparatus for reducing latency in execution of branch instructions are provided. A branch instruction includes an opcode portion (122) and an address portion (128) that includes a displacement (124) and a code (126) that identifies a block in the instruction memory (22) in which the branch target instruction is located. During the fetch cycle in which the branch instruction is fetched, the displacement portion (124) of the branch instruction is reinserted into the address register (20) as the address of the next instruction to be fetched. The code (126) is used to ensure that the address register (20) is pointing to the correct block. As a result, during the next instruction fetch cycle, the target instruction is fetched for execution. Hence, the branch processing latency found in prior systems in which the next fetch cycle is skipped while the branch target address is computed, such as by adding an offset to the program counter (12) value, is eliminated.
摘要翻译：提供了用于减少分支指令执行中的等待时间的方法和装置。分支指令包括操作码部分（122）和地址部分（128），其包括位移（124）和标识分支目标指令所在的指令存储器（22）中的块的代码（126）。在取出分支指令的取出周期期间，转移指令的位移部分（124）被重新插入地址寄存器（20）作为要获取的下一个指令的地址。代码（126）用于确保地址寄存器（20）指向正确的块。因此，在下一个指令获取周期中，获取目标指令以执行。因此，消除了在计算分支目标地址时跳过下一个获取周期的先前系统中发现的分支处理延迟，例如通过向程序计数器（12）值添加偏移量。

39. 发明申请

WO02057906A3 MICROPROCESSOR CIRCUIT WITH AUXILIARY REGISTER BANK 审中-公开
标题翻译： MIKROPROZESSORSCHALTUNG_MIT辅助寄存器
公开(公告)号：WO02057906A3
公开(公告)日：2002-11-07
申请号：PCT/DE0200093
申请日：2002-01-15
申请人： INFINEON TECHNOLOGIES AG , MAY CHRISTIAN , SEDLAK HOLGER
发明人： MAY CHRISTIAN , SEDLAK HOLGER
IPC分类号： G06F9/34 , G06F9/30 , G06F9/305 , G06F9/42 , G06K19/07
CPC分类号： G06F9/30105 , G06F9/30127 , G06F9/30134
摘要： The invention relates to a microprocessor circuit comprising a control unit, a memory for free programming with at least one program comprising functions, a stack for the intermediate storage of data and a register bank comprising at least one register which contains an auxiliary register storing a number of bits. Each bit is associated with one of the registers in the register bank and indicates whether or not each register in the register bank contains information.
摘要翻译：本发明提出了具有控制单元，用于与具有程序的至少一个功能，用于缓冲存储数据和至少一个具有寄存器组寄存器之前的堆叠，其进一步包含Hilfsre-gister包含在多个自由编程存储器的微处理器电路位存储，其中，每个-的比特被分配给寄存器组的寄存器中的一个，并且指示所述寄存器组中的相应寄存器中是否包含信息或没有。

40. 发明申请

WO0144900A3 BRANCH-ELSE-RETURN INSTRUCTION 审中-公开
标题翻译：分行指示
公开(公告)号：WO0144900A3
公开(公告)日：2002-07-11
申请号：PCT/EP0012441
申请日：2000-12-07
申请人： KONINKL PHILIPS ELECTRONICS NV
发明人： FLEMING GEORGE S , OSTLER FARRELL L , DAGHER ANTOINE F
IPC分类号： G06F9/38 , G06F9/30 , G06F9/32 , G06F9/42 , G09C1/00
CPC分类号： G06F9/30058 , G06F9/322
摘要： A processor architecture and instruction set is provided that is particularly well suited for cryptographic processing. A variety of techniques are employed to minimize the complexity of the design and to minimize the complexity of the interconnections within the device, thereby reducing the surface area required, and associated costs. A variety of techniques are also employed to ease the task of programming the processor for cryptographic processes, and to optimize the efficiency of instructions that are expected to be commonly used in the programming of such processes. In a preferred low-cost embodiment, a single-port random-access memory (RAM) is used for operand storage, few data busses and registers are used in the data-path, and the instruction set is optimized for parallel operations within instructions. Because cryptographic processes are characterized by operations on wide data items, particular emphasis is placed on the efficient processing of multi-word operations, including the use of constants having the same width as an instruction word. A simplified arithmetic unit is provided that efficiently supports the functions typically required for cryptographic operations with minimal overhead. A microcode-mapped instruction set is utilized in a preferred embodiment to facilitate multiple parallel operations in each instruction cycle and to provide direct processing control with minimal overhead.
摘要翻译：提供了特别适用于加密处理的处理器架构和指令集。采用各种技术来最小化设计的复杂性并且最小化设备内的互连的复杂性，从而减少所需的表面积和相关的成本。还采用各种技术来简化用于加密处理器的编程任务，并且优化预期在这种处理的编程中常用的指令的效率。在优选的低成本实施例中，单端口随机存取存储器（RAM）用于操作数存储，在数据路径中使用很少的数据总线和寄存器，并且指令集优化用于指令内的并行操作。由于加密过程的特征在于对宽数据项的操作，特别强调多字操作的有效处理，包括使用与指令字宽度相同的常数。提供了一种简化的算术单元，可以以最小的开销高效地支持密码操作通常所需的功能。在优选实施例中使用微代码映射指令集以促进每个指令周期中的多个并行操作，并以最小的开销提供直接的处理控制。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式