专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明申请

WO2015004853A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2015004853A1
公开(公告)日：2015-01-15
申请号：PCT/JP2014/003233
申请日：2014-06-17
申请人：パナソニックIPマネジメント株式会社
发明人：大来　英之 , 引田　正洋 , 上本　康裕
IPC分类号： H01L21/337 , H01L21/338 , H01L29/778 , H01L29/808 , H01L29/812
CPC分类号： H01L29/7789 , H01L29/2003 , H01L29/205 , H01L29/7787 , H01L29/7788
摘要：　ノーマリオフ動作するIII族窒化物半導体の縦型の電界効果トランジスタにおいて、高速動作化と、ゲートフォワード電圧（Ｖｆ）の向上と、ゲートリーク電流の低減を図る。基板の上に順次形成された第１の窒化物半導体層、及び第１の窒化物半導体層上に形成されたｐ型の窒化物半導体層と、ｐ型の窒化物半導体層の一部を貫いて、底部が第１の窒化物半導体層に達するリセス部とを備えている。さらにリセス部の底部、側部とｐ型の窒化物半導体層の表面の一部を覆うように順次形成された第３の窒化物半導体層、第３の窒化物半導体層よりバンドギャップが大きい第４の窒化物半導体層とを備えている。さらに基板の裏面に形成された第１のオーミック電極と、ｐ型の窒化物半導体層表面に形成されたゲート電極と、第４の窒化物半導体層の上層に形成された第２のオーミック電極を備えている。
摘要翻译：提供了一种半导体器件，其中在正常关闭的III族氮化物半导体的垂直场效应晶体管中实现高速操作，栅极正向电压（Vf）的改善和栅极泄漏电流的降低方式。该半导体器件设置有以下部件，它们在衬底上依次形成：第一氮化物半导体层; 形成在第一氮化物半导体层上的p型氮化物半导体层; 以及通过p型氮化物半导体层的一部分并且包括到达第一氮化物半导体层的底部的凹部。以下部件被附加地设置到半导体器件上，并且按照该顺序形成以覆盖凹部的底部，侧部和p型氮化物半导体层的表面的一部分：第三氮化物半导体层 ; 以及具有比所述第三氮化物半导体层更大的带隙的第四氮化物半导体层。此外，形成在基板的背面上的第一欧姆电极，形成在p型氮化物半导体层的表面上的栅电极和形成在p型氮化物半导体层的上层上的第二欧姆电极提供第四氮化物半导体层。

32. 发明申请

WO2014185034A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2014185034A1
公开(公告)日：2014-11-20
申请号：PCT/JP2014/002443
申请日：2014-05-08
申请人：パナソニックIPマネジメント株式会社
发明人：根来　昇 , 鶴見　直大 , 柴田　大輔
IPC分类号： H01L21/338 , H01L21/316 , H01L21/337 , H01L27/098 , H01L29/47 , H01L29/778 , H01L29/808 , H01L29/812 , H01L29/872
CPC分类号： H01L23/3171 , H01L21/0214 , H01L21/02145 , H01L21/0217 , H01L21/02266 , H01L21/02274 , H01L21/283 , H01L21/563 , H01L21/76832 , H01L21/76834 , H01L23/291 , H01L29/0638 , H01L29/1066 , H01L29/155 , H01L29/2003 , H01L29/205 , H01L29/41766 , H01L29/42316 , H01L29/475 , H01L29/513 , H01L29/518 , H01L29/66212 , H01L29/66462 , H01L29/7786 , H01L29/7787 , H01L29/872 , H01L2924/0002 , H01L2924/00
摘要：　半導体装置は、窒化物半導体からなる半導体層と、半導体層上に形成されたオーミック電極とショットキー電極と、オーミック電極とショットキー電極の間の半導体層上とショットキー電極とを覆う単位体積あたりの水素含有量の少ない第１の絶縁膜と、第１の絶縁膜の上に形成された第１の絶縁膜より単位体積あたりの水素含有量の多い第２の絶縁膜とを備える。
摘要翻译：该半导体器件具有：包含氮化物半导体的半导体层; 形成在半导体层上的欧姆电极和肖特基电极; 第一绝缘膜，其每单位体积的氢含量低，并且在欧姆电极和肖特基电极之间覆盖肖特基电极和半导体层的顶部; 以及第二绝缘膜，其具有比第一绝缘膜高的每单位体积的氢含量，并且形成在第一绝缘膜上。

33. 发明申请

WO2014037628A1 PROCEDE DE FABRICATION D'UN TRANSISTOR A EFFET DE CHAMP A JONCTION JFET 审中-公开
标题翻译：产生场效应晶体管（JFET）的方法
公开(公告)号：WO2014037628A1
公开(公告)日：2014-03-13
申请号：PCT/FR2012/051983
申请日：2012-09-05
申请人： INSTITUT NATIONAL DES SCIENCES APPLIQUEES DE LYON , UNIVERSITE CLAUDE BERNARD LYON 1 , CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE (CNRS) , ECOLE CENTRALE DE LYON , CONSEJO SUPERIOR DE INVESTIGATIONES CIENTIFICAS , TOURNIER, Dominique , CHEVALIER, Florian , GODIGNON, Philippe , MILLAN, José
发明人： TOURNIER, Dominique , CHEVALIER, Florian , GODIGNON, Philippe , MILLAN, José
IPC分类号： H01L29/808 , H01L21/04
CPC分类号： H01L29/66068 , H01L21/02532 , H01L21/02595 , H01L21/0465 , H01L21/0475 , H01L29/1608 , H01L29/2003 , H01L29/42316 , H01L29/66916 , H01L29/66924 , H01L29/8083
摘要： L'invention concerne un procédé de fabrication d'un transistor à effet de champ de type à grille en tranchée comprenant : • - la formation (110) d'au moins une tranchée (11, 12, 13) dans un substrat semi-conducteur (1) d'un premier type de conductivité, ledit substrat comprenant deux faces opposées dite face avant et face arrière, • - l'implantation primaire (120) d'ions ayant un deuxième type de conductivité de sorte à implanter chaque tranchée du substrat pour former une région active de grille, • - le dépôt (160) d'une couche de silicium poly-cristallin du deuxième type de conductivité sur la région active de grille implantée, • - l'oxydation (160) de la couche de silicium poly-cristallin, et • - la métallisation (180) du substrat sur ses faces avant et arrière pour former des régions actives de source et de drain.
摘要翻译：本发明涉及一种制造具有沟槽栅的场效应晶体管的方法，包括： - 在具有第一类导电性的半导体衬底（1）中形成（110）至少一个沟槽（11,12,13），所述衬底包括两个相对的面，称为前面和后面。 - 具有第二类型导电性的离子的主注入（120），以便植入衬底的每个沟槽以形成有源栅极区域。 - 在植入的有源栅极区域上沉积具有第二类型导电性的多晶硅层（160）。 - 多晶硅层的氧化（160），以及。 - 衬底在其前表面和后表面上的金属化（180），以形成有源源极和漏极区域。

34. 发明申请

WO2013175880A1 炭化珪素半導体装置およびその製造方法审中-公开
标题翻译：硅碳化硅半导体器件及其制造方法
公开(公告)号：WO2013175880A1
公开(公告)日：2013-11-28
申请号：PCT/JP2013/060609
申请日：2013-04-08
申请人：住友電気工業株式会社
发明人：林　秀樹 , 増田　健良
IPC分类号： H01L21/337 , H01L21/338 , H01L27/098 , H01L29/808 , H01L29/812
CPC分类号： H01L29/1608 , H01L21/28008 , H01L29/0692 , H01L29/1066 , H01L29/66068 , H01L29/8083
摘要：　炭化珪素基板（１０）は第１の導電型を有する。炭化珪素基板（１０）は、第１の電極（４１）が設けられた第１の面（Ｐ１）と、互いに間隔を空けて配置された第１トレンチ（ＴＲ１）が設けられた第２の面（Ｐ２）とを有する。ゲート層（２１）は第１トレンチ（ＴＲ１）の各々の内面を被覆している。ゲート層（２１）は、第１の導電型と異なる第２の導電型を有する。充填部（３１）は、ゲート層（２１）によって被覆された第１トレンチ（ＴＲ１）の各々を充填している。第２の電極（４２）は、ゲート層（２１）から離されており、炭化珪素基板の第２の面（Ｐ２）上に設けられている。ゲート電極（４０）は、炭化珪素基板（１０）から電気的に絶縁されており、ゲート層（２１）に電気的に接続されている。これにより、容易に製造することができる炭化珪素半導体装置を提供する。
摘要翻译：根据本发明，碳化硅衬底（10）具有第一导电类型。碳化硅衬底（10）具有设置有第一电极（41）的第一表面（P1）和设置有彼此间隔一定距离的第一沟槽（TR1）的第二表面（P2）。栅极层（21）覆盖每个第一沟槽（TR1）的内表面。栅极层（21）具有与第一导电类型不同的第二导电类型。填充部分（31）填充由栅极层（21）覆盖的每个第一沟槽（TR1）。第二电极（42）与栅极层（21）分离并设置在碳化硅衬底的第二表面（P2）上。栅电极（40）与碳化硅衬底（10）电绝缘并电连接到栅极层（21）。从而可以提供容易制造的碳化硅半导体器件。

35. 发明申请

WO2013027361A1 炭化珪素半導体装置およびその製造方法审中-公开
标题翻译：硅碳化硅半导体器件及其制造方法
公开(公告)号：WO2013027361A1
公开(公告)日：2013-02-28
申请号：PCT/JP2012/005090
申请日：2012-08-10
申请人：株式会社デンソー , 竹内有一
发明人：竹内　有一
IPC分类号： H01L21/337 , H01L21/338 , H01L27/098 , H01L29/06 , H01L29/808 , H01L29/812
CPC分类号： H01L29/063 , H01L21/0455 , H01L21/0475 , H01L21/8213 , H01L29/0615 , H01L29/0661 , H01L29/0692 , H01L29/0696 , H01L29/1058 , H01L29/1066 , H01L29/1095 , H01L29/1608 , H01L29/66068 , H01L29/8083
摘要：　炭化珪素半導体装置において、トレンチ（６）は、ソース領域（４）および第１ゲート領域（３）を貫通してドリフト層（２）まで達している。前記トレンチ（６）の内壁上には、エピタキシャル成長によって第１導電型のチャネル層（７）が形成される。前記チャネル層（７）の上には第２導電型の第２ゲート領域（８）が形成される。第１凹部（１３）は前記トレンチ（６）の先端部に設けられ、前記ソース領域（４）の厚みよりも深く形成されることにより、前記トレンチ（６）の先端部においてソース領域（４）が除去される。前記第１凹部（１３）のコーナ部は第２導電型層（１６）に覆われている。
摘要翻译：在该碳化硅半导体器件中，通过穿透源极区域（4）和第一栅极区域（3），沟槽（6）到达漂移层（2）。通过外延生长在沟槽（6）的内壁上形成第一导电类型的沟道层（7）。在沟道层（7）上形成第二导电类型的第二栅区（8）。所述沟槽（6）的前端部设置有形成为比所述源极区域（4）的厚度更深的第一凹部（13），使得所述源极区域（4）在前端部的沟槽（6）。第一凹部（13）的角部被第二导电类型的层（16）覆盖。

36. 发明申请

WO2013021636A1 炭化珪素半導体装置およびその製造方法审中-公开
标题翻译：硅碳化硅半导体器件及其制造方法
公开(公告)号：WO2013021636A1
公开(公告)日：2013-02-14
申请号：PCT/JP2012/005040
申请日：2012-08-08
申请人：株式会社デンソー , 竹内有一 , 鈴木巨裕
发明人：竹内　有一 , 鈴木　巨裕
IPC分类号： H01L21/337 , H01L21/338 , H01L27/098 , H01L29/06 , H01L29/12 , H01L29/78 , H01L29/808 , H01L29/812
CPC分类号： H01L21/265 , H01L21/0465 , H01L27/098 , H01L29/0619 , H01L29/063 , H01L29/0638 , H01L29/0661 , H01L29/0696 , H01L29/1025 , H01L29/1066 , H01L29/1608 , H01L29/66068 , H01L29/66909 , H01L29/78 , H01L29/8083
摘要：　半導体装置は、炭化珪素半導体基板（５）と、前記半導体基板（５）のセル領域（Ｒ１）に形成されたトランジスタと、前記セル領域（Ｒ１）の外周を囲む領域（Ｒ２）に形成された耐圧構造とを有する。前記半導体基板（５）は、第１導電型基板（１）と、前記第１導電型基板（１）上の第１導電型ドリフト層（２）と、前記ドリフト層（２）上の第２導電型層（３）と、前記第２導電型層（３）上の第１導電型層（４）とを有する。前記耐圧構造は、前記セル領域（Ｒ１）の外周を囲み、前記ドリフト層（２）に達する第１凹部（１７）と、前記第１凹部（１７）の内周側の側面の位置において、前記セル領域（Ｒ１）の外周を囲むトレンチ（１３、４５）と、前記トレンチ（１３、４５）内に埋め込まれ、前記第１凹部（１７）の側面を構成する第２導電型埋込層（１５、４６）とを有する。
摘要翻译：该半导体器件具有：碳化硅半导体衬底（5）; 形成在半导体衬底（5）的单元区域（R1）中的晶体管; 以及形成在围绕电池区域（R1）的外周的区域（R2）中的高耐压结构。半导体衬底（5）具有：第一导电型衬底（1）; 第一导电型衬底（1）上的第一导电型漂移层（2）; 漂移层（2）上的第二导电类型层（3）; 和在第二导电型层（3）上的第一导电型层（4）。高耐压结构具有：围绕电池区域（R1）的外周并到达漂移层（2）的第一凹部（17）; 围绕所述单元区域（R1）的外周的沟槽（13,45），所述沟槽位于所述第一凹部（17）的内周侧的侧面的位置; 以及嵌入在所述沟槽（13,45）中并构成所述第一凹部（17）的侧面的第二导电型嵌入层（15,46）。

37. 发明申请

WO2012063310A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2012063310A1
公开(公告)日：2012-05-18
申请号：PCT/JP2010/069855
申请日：2010-11-08
申请人：株式会社日立製作所 , 亀代典史 , 清水悠佳
发明人：亀代　典史 , 清水　悠佳
IPC分类号： H01L29/06 , H01L21/337 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/80 , H01L29/808 , H01L29/861 , H01L29/872
CPC分类号： H01L29/1608 , H01L29/06 , H01L29/0615 , H01L29/0692 , H01L29/0843 , H01L29/0878 , H01L29/1095 , H01L29/12 , H01L29/47 , H01L29/6606 , H01L29/78 , H01L29/7811 , H01L29/80 , H01L29/808 , H01L29/8083 , H01L29/861 , H01L29/872
摘要：炭化珪素を用いた半導体装置の接合終端構造４を形成する領域表面に、ｎ－型ドリフト層８の濃度よりも相対的に高濃度なｎ型半導体領域９を有する構造を形成し、接合終端構造４のアクティブ領域から遠い側の端部の底面から表面にかけて、ｎ型半導体領域９で囲む構造にすることで、耐圧を確保しつつ、低抵抗なデバイス、若しくは、素子の低抵抗化により低電力損失のデバイスを提供することができる。
摘要翻译：通过在半导体器件的连接端子结构（4）的表面上形成具有比n型漂移层（8）的浓度更高的n型半导体区域（9）的结构，将形成使用碳化硅的结构，从而形成结构，由此，n型半导体区域（9）从端子的底面到端部的距离端子的有源区域的表面围绕连接端子结构（4）结构，可以在确保耐电压的同时提供具有低电阻的器件，或者由于元件的电阻降低而具有低功率损耗的器件。

38. 发明申请

WO2012013888A1 STRUCTURE SEMI-CONDUCTRICE POUR INTERRUPTEUR ÉLECTRONIQUE DE PUISSANCE 审中-公开
标题翻译：电子开关的半导体结构
公开(公告)号：WO2012013888A1
公开(公告)日：2012-02-02
申请号：PCT/FR2011/051683
申请日：2011-07-13
申请人： INSTITUT NATIONAL des SCIENCES APPLIQUEES DE LYON , CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE , TOURNIER, Dominique , BROSSELARD, Pierre , CHEVALIER, Florian
发明人： TOURNIER, Dominique , BROSSELARD, Pierre , CHEVALIER, Florian
IPC分类号： H01L29/812 , H01L29/808 , H01L29/78 , H01L29/872 , H01L29/06 , H01L29/16
CPC分类号： H01L29/8124 , H01L27/095 , H01L29/0615 , H01L29/0619 , H01L29/0661 , H01L29/0696 , H01L29/1066 , H01L29/1608 , H01L29/7828 , H01L29/7832 , H01L29/8083 , H01L29/8122 , H01L29/872
摘要： Cette structure comporte un substrat (1) de type n, présentant une face inférieure (10) et une face supérieure (11), un drain (D) en contact avec la face inférieure (10) du substrat (1), une première région semi-conductrice (2), de type n, présentant une surface supérieure (21) munie d'une zone de contact (210), une source (S) en contact avec la zone de contact (210), une deuxième région semi-conductrice (3), de type p, agencée à l'intérieur de la première région semi-conductrice (2) et délimitant un premier et un second canal de conduction (C1, C2) entre le drain et la source, et est remarquable en ce qu'elle comporte une première et une seconde grille (G1, G2) métalliques présentant chacune une portion (40, 71) en contact avec la première région semi-conductrice (2) de manière à former une jonction de type Schottky.
摘要翻译：本发明涉及一种包括具有底表面（10）和顶表面（11）的n型衬底（1），与衬底（1）的底表面（10）接触的漏极（D））的结构，第一n型半导体区域（2）具有设置有接触区域（210）的顶表面（21），与接触区域（210）接触的源极（S）和布置在第一p型半导体区域在所述第一半导体区域（2）的内部并且限定所述漏极和源极之间的第一和第二导电沟道（C1，C2），其特征在于，所述结构包括第一和第二金属光栅（G1，G2）（40,71）与第一半导体区域（2）接触以形成肖特基结。

39. 发明申请

WO2011155105A1 半導体装置及びその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2011155105A1
公开(公告)日：2011-12-15
申请号：PCT/JP2011/001068
申请日：2011-02-24
申请人：パナソニック株式会社 , 大岡正人 , 松井靖 , 辻野秀治
发明人：大岡正人 , 松井靖 , 辻野秀治
IPC分类号： H01L21/337 , H01L21/8222 , H01L21/8232 , H01L21/8248 , H01L27/06 , H01L27/095 , H01L29/808
CPC分类号： H01L27/088 , H01L27/0623 , H01L27/098 , H01L29/0692 , H01L29/66272 , H01L29/66901 , H01L29/7322 , H01L29/808
摘要：　半導体基板（１０１）の表面部に第１導電型のチャンネル領域（１０５）が設けられている。チャンネル領域（１０５）の表面部に第２導電型のゲート領域（１０７）が設けられている。チャンネル領域（１０５）の下側に第２導電型の第１半導体領域（１０４）が設けられている。チャンネル領域（１０５）の表面部におけるゲート領域（１０７）のチャンネル長方向の両側に第１導電型のソース／ドレイン領域（１０８）が設けられている。半導体基板（１０１）におけるチャンネル領域（１０５）のチャンネル幅方向の両側に、高い不純物濃度を有する第２導電型の第２半導体領域（１０６）が設けられている。
摘要翻译：公开了一种半导体器件，其中第一导电类型沟道区（105）设置在半导体衬底（101）的表面部分上。第二导电型栅极区域（107）设置在沟道区域（105）的表面部分上。在沟道区（105）的下侧设有第二导电型第一半导体区（104）。在通道区域（105）的表面部分上的栅极区域（107）的两侧，所述侧面处于沟道长度方向，设置有第一导电型源极/漏极区域（108）。在半导体基板（101）上的沟道区域（105）的两侧，所述侧面处于沟道宽度方向，提供杂质浓度高的第二导电型第二半导体区域（106）。

40. 发明申请

WO2011129443A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2011129443A1
公开(公告)日：2011-10-20
申请号：PCT/JP2011/059421
申请日：2011-04-15
申请人：菅原良孝 , 富士電機株式会社
发明人：菅原　良孝
IPC分类号： H01L27/04 , H01L21/336 , H01L21/337 , H01L21/8232 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L27/095 , H01L29/06 , H01L29/12 , H01L29/739 , H01L29/74 , H01L29/78 , H01L29/80 , H01L29/808
CPC分类号： H01L29/0657 , H01L29/0615 , H01L29/0638 , H01L29/0661 , H01L29/0696 , H01L29/1608 , H01L29/45 , H01L29/739 , H01L29/7397 , H01L2924/0002 , H01L2924/00
摘要：　複合スイッチング装置（１）は、ＳｉＣ基板の、ＭＯＳＦＥＴ領域（２）に設けられたＭＯＳＦＥＴおよびＩＧＢＴ領域（３ａ，３ｂ）に設けられたＩＧＢＴから構成される。ＭＯＳＦＥＴおよびＩＧＢＴの、ゲート電極（１７ａ，１７ｂ，２７ａ，２７ｂ）どうし、ソース電極（１５）およびエミッタ電極（２５ａ，２５ｂ）、ドレイン電極（２０）およびコレクタ電極（２０）はそれぞれ接続されている。ＭＯＳＦＥＴおよびＩＧＢＴに共通のｎバッファ層（８）が設けられている。ＳｉＣ基板の第１主面側には、ＭＯＳＦＥＴのおもて面素子構造（２＿０）、ＩＧＢＴのおもて面素子構造（３ａ＿０，３ｂ＿０）が設けられる。ＳｉＣ基板の第２主面側には、凹部（７ａ，７ｂ）および凸部（６ａ，６ｂ）が設けられる。ＭＯＳＦＥＴは、ＳｉＣ基板の凸部（６ｂ）に対応する位置に設けられる。ＩＧＢＴは、ＳｉＣ基板の凹部（７ａ，７ｂ）に対応する位置に設けられる。
摘要翻译：公开了一种复合开关器件（1），其由形成在SiC衬底的MOSFET区域（2）中的MOSFET和形成在SiC衬底的IGBT区域（3a，3b）中的IGBT构成。 MOSFET和IGBT的栅电极（17a，17b，27a，27b），源极（15）和发射极（25a，25b）以及漏电极（20）和集电极（20）分别相互连接。 MOSFET和IGBT设置有公共n缓冲层（8）。 SiC衬底的第一主表面设置有MOSFET的前表面元件结构（2_0）和IGBT的前表面元件结构（3a_0，3b_0）。 SiC衬底的第二主表面设置有凹部（7a，7b）和突出部分（6a，6b）。 MOSFET设置在对应于SiC衬底的突出部分（6b）的位置处。 IGBT设置在与SiC基板的凹部（7a，7b）对应的位置。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式