专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明申请

WO2016036654A1 EXCESS LOOP DELAY COMPENSATION (ELC) FOR AN ANALOG TO DIGITAL CONVERTER (ADC) 审中-公开
标题翻译：用于数字转换器（ADC）的模拟的超级环路延迟补偿（ELC）
公开(公告)号：WO2016036654A1
公开(公告)日：2016-03-10
申请号：PCT/US2015/047709
申请日：2015-08-31
申请人： QUALCOMM INCORPORATED
发明人： DAGHER, Elias Hani , YAMAMOTO, Kentaro , ALLADI, Dinesh Jagannath
IPC分类号： H03M3/00
CPC分类号： H03M1/34 , H03M3/30 , H03M3/37 , H03M3/426 , H03M3/454 , H03M3/458 , H03M3/464
摘要： In one embodiment, a circuit includes a quantizer configured to convert an analog input signal to a digital signal. The quantizer includes a first feedback path including a first digital to analog converter (DAC) coupled from an output of the quantizer to a summing junction that is coupled to an input of the quantizer. The first feedback path converts the digital signal to a first corresponding analog value for combining with the analog input signal at the summing junction. Also, the quantizer includes a plurality of excess loop delay (ELD) compensation paths coupled to the summing junction configured to compensate for excess loop delay from a second feedback path coupled from the output of the quantizer to input of the quantizer via a loop filter. Second DACs in the second feedback path convert the digital signal to a second corresponding analog value for combining with the analog input signal.
摘要翻译：在一个实施例中，电路包括被配置为将模拟输入信号转换成数字信号的量化器。量化器包括第一反馈路径，其包括从量化器的输出耦合到耦合到量化器的输入的求和结点的第一数模转换器（DAC）。第一反馈路径将数字信号转换为第一对应的模拟值，以与求和点处的模拟输入信号组合。此外，量化器还包括耦合到求和点的多个过剩环路延迟（ELD）补偿路径，其被配置为补偿从量化器的输出耦合到从量化器经由环路滤波器输入的第二反馈路径的过多的环路延迟。第二反馈路径中的第二DAC将数字信号转换为第二对应的模拟值，以与模拟输入信号组合。

22. 发明申请

WO2015189150A2 FEEDBACK DELAY REDUCTION IN FORCE FEEDBACK DEVICES 审中-公开
标题翻译：反馈延迟减少在力反馈设备
公开(公告)号：WO2015189150A2
公开(公告)日：2015-12-17
申请号：PCT/EP2015/062711
申请日：2015-06-08
申请人： ROBERT BOSCH GMBH
发明人： BALACHANDRAN, Ganesh , PETKOV, Vladimir
IPC分类号： H03M3/00
CPC分类号： H04R3/00 , H03M3/37 , H03M3/406 , H03M3/422 , H03M3/452 , H03M3/454 , H04R2201/003
摘要： A feedback circuit provides a feedback signal to a transducer. The feedback circuit includes an ADC that generates digital representations of a feedback signal, digital controller that identifies adjustments for the feedback, and DAC that generates an analog output of the adjusted feedback signal. The digital controller performs speculative computation to identify adjustments for the feedback signal output for each output value from the ADC prior to receiving the output from the ADC. The ADC and DAC include sigma-delta modulators that operate with a zero clock cycle delay in a forward path. The ADC, digital controller, and DAC generate adjustments to the feedback output signal with reduced delay that reduce phase lag and improve phase margin to maintain stability in the transducer.
摘要翻译：反馈电路向换能器提供反馈信号。反馈电路包括产生反馈信号的数字表示的ADC，识别反馈的调节的数字控制器以及产生经调整的反馈信号的模拟输出的DAC。在接收ADC的输出之前，数字控制器执行推测计算以识别来自ADC的每个输出值的反馈信号输出的调整。 ADC和DAC包括在正向通路中以零时钟周期延迟运行的Σ-Δ调制器。 ADC，数字控制器和DAC通过减小延迟来产生对反馈输出信号的调整，从而减少相位滞后并提高相位裕度，以保持传感器的稳定性。

23. 发明申请

WO2009042011A1 IMPLANTABLE MEDICAL DEVICE WITH LOW POWER DELTA-SIGMA ANALOG-TO-DIGITAL CONVERTER 审中-公开
标题翻译：具有低功耗DELTA-SIGMA模拟到数字转换器的可植入医疗设备
公开(公告)号：WO2009042011A1
公开(公告)日：2009-04-02
申请号：PCT/US2008/009034
申请日：2008-07-25
申请人： MEDTRONIC, INC. , TERRY, Michael, B. , HEINKS, Michael, W. , ANDERSON, Joel, A. , FRIGAARD, Mark, A.
发明人： TERRY, Michael, B. , HEINKS, Michael, W. , ANDERSON, Joel, A. , FRIGAARD, Mark, A.
IPC分类号： A61N1/37 , H03M3/02 , H03M3/04
CPC分类号： A61N1/3704 , H03M3/34 , H03M3/37 , H03M3/434
摘要： In general, this disclosure describes techniques for reducing power consumption within an implantable medical device (IMD). An IMD implanted within a patient may have finite power resources that are intended to last several years. To promote device longevity, sensing and therapy circuits of the IMD are designed to incorporate an analog-to-digital converter (ADC) that provides relatively high resolution output at a relatively low operation frequency, and does so with relatively low power consumption. An ADC designed in accordance with the techniques described herein utilizes a quantizer that has a lower resolution than a digital-to-analog converter (DAC) used for negative feedback. Such a configuration provides the benefits of higher resolution DAC feedback without having the use high oversampling ratios that result in high power consumption. Also, the techniques avoid the use of, and the associated high power consumption of, a high resolution flash ADC, within the sigma delta loop.
摘要翻译：通常，本公开描述了用于降低可植入医疗装置（IMD）内的功率消耗的技术。植入患者体内的IMD可能具有有限的功率资源，这些功率资源将持续数年。为了促进设备使用寿命，IMD的感测和治疗电路被设计为包含在相对低的操作频率下提供相对高分辨率输出的模数转换器（ADC），并且以相对较低的功耗来实现。根据本文描述的技术设计的ADC利用具有比用于负反馈的数模转换器（DAC）更低的分辨率的量化器。这种配置提供了更高分辨率DAC反馈的优点，而不需要使用导致高功耗的高过采样比。此外，该技术避免了在Σ-Δ环路内使用高分辨率闪存ADC的相关高耗能。

24. 发明申请

WO2004107584A1 PROCEDIMIENTO DE REMUESTREO EN TRANSMISIÓN Y RECEPCIÓN DE UNA SEÑAL DIGITAL CON TRASLACIÓN EN BANDA DIGITAL 审中-公开
标题翻译：传输和接收数字信号数字带转换的方法
公开(公告)号：WO2004107584A1
公开(公告)日：2004-12-09
申请号：PCT/ES2004/000224
申请日：2004-05-31
申请人： DISEÑO DE SISTEMAS EN SILICIO, S.A. , BLASCO CLARET, Jorge Vicente , RIVEIRO INSUA, Juan Carlos , IRANZO MOLINERO, Salvador , GARCÍA SAN JOSÉ, Aitor
发明人： BLASCO CLARET, Jorge Vicente , RIVEIRO INSUA, Juan Carlos , IRANZO MOLINERO, Salvador , GARCÍA SAN JOSÉ, Aitor
IPC分类号： H03M7/00
CPC分类号： H03M1/0836 , H03M1/12 , H03M1/66 , H03M3/37 , H03M3/462 , H03M3/508
摘要： El procedimiento realiza un remuestreo (25) en recepción de una señal paso banda en el que la señal es trasladada (4) a banda base con una frecuencia configurable y la señal banda base resultante es introducida en un diezmador (5). Asimismo realiza un remuestreo en transmisión (26) donde la señal en banda base es interpolada (10) para posteriormente ser trasladada a paso banda (20) con una frecuencia configurable. El procedimiento permite corregir el error en frecuencia introducido por los conversores digital-analógico (11) y analógico-digital (1). Además, el conjunto formado por la traslación en banda y el remuestreo propuesto permite simplificar la complejidad de los filtros de interpolación utilizados para generar las nuevas muestras de la señal digital.
摘要翻译：本发明涉及一种在数字频带转换的数字信号的发送和接收时重采样的方法。根据本发明，在接收带通信号时执行重采样（25），由此信号以可配置的频率被转换（4）到基带，并将所得到的基带信号引入到抽取器（5）中。此外，在发送时执行重采样（26），由此基带信号被内插（10），并随后以可配置的频率转换为带通（20）。本发明的方法可用于校正由数字/模拟（11）和模拟/数字（1）转换器引入的频率误差。此外，通过频带转换和上述重采样形成的集合可以用于简化用于生成数字信号的新采样的内插滤波器的复杂度。

25. 发明申请

WO02061947A8 ARRANGEMENT FOR RUNTIME COMPENSATION OF A RUNTIME DIFFERENCE ARISING THROUGH EMULATION OF A HIGH FREQUENCY SIGNAL 审中-公开
标题翻译：安排补偿成熟度由高频信号中产生时间差的翻版
公开(公告)号：WO02061947A8
公开(公告)日：2002-09-06
申请号：PCT/EP0200656
申请日：2002-01-23
申请人： SIEMENS AG , JELONNEK BJOERN , SPLETT ARMIN
发明人： JELONNEK BJOERN , SPLETT ARMIN
IPC分类号： H03M3/02
CPC分类号： H03M3/37 , H03M3/414
摘要： An arrangement for runtime compensation of a runtime difference, arising through emulation of a high frequency signal, is disclosed, with a signal x(t), for emulation by means of a signal processing device, which emulates the signal x(t) with a signal x(t) and a device for determining a difference signal between the signals x(t) and x(t). Said arrangement is characterised in that the emulated signal x(t) is conducted via a filter with a negative group runtime for certain frequency ranges.
摘要翻译：有用于通过高频信号的仿真与仿真信号x（t）引起的运行时间差的运行时间补偿的布置中，利用该信号x（t）由信号x（t）再现信号处理装置的装置，以及用于确定信号x（t）和X（t）的描述，其特征在于，执行的群延迟通过与阴性对某些频率的滤波器的仿真的信号x（t）的范围的差信号。

26. 发明申请

WO01018972A2 CIRCUIT ARRANGEMENT FOR GENERATING IN-PHASE INPUT SIGNALS FOR A 1-BIT DIGITAL-ANALOG CONVERTER 审中-公开
标题翻译：为1位数字模拟传感器产生相位输入信号的电路布置
公开(公告)号：WO01018972A2
公开(公告)日：2001-03-15
申请号：PCT/DE2000/003111
申请日：2000-09-07
IPC分类号： H03M3/02
CPC分类号： H03M3/37 , H03M3/502
摘要： The invention relates to a circuit arrangement for generating in-phase input signals for a 1-bit digital-analog converter. The 1-bit digital-analog converter has at least one pair of differential inputs and corresponding outputs, switch units, pulse-shaping units and decoupling units to decouple said outputs, switch units and pulse-shaping units. According to the invention, a transparent D-type flip-flop, comprising corresponding differential inputs and outputs for generating in-phase input signals for the 1-bit digital-analog converter is provided upstream of the differential inputs.
摘要翻译：本发明涉及一种用于为1位数模转换器产生同相输入信号的电路装置。的1位数字 - 模拟转换器在这种情况下具有至少一对的差分输入和相应的输出，开关单元，脉冲整形单元和切换单元的输出，和脉冲形状单元解耦Entkoppelungseinheiten。根据本发明，提供了一种差分D型透明D型触发器，其具有用于为1位数模转换器产生同相输入信号的相应差分输入和输出。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式