专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明申请

WO2015120424A1 SELECTIVE, ELECTROCHEMICAL ETCHING OF A SEMICONDUCTOR 审中-公开
标题翻译：半导体的选择性电化学蚀刻
公开(公告)号：WO2015120424A1
公开(公告)日：2015-08-13
申请号：PCT/US2015/015112
申请日：2015-02-10
申请人： RENSSELAER POLYTECHNIC INSTITUTE
发明人： DAHAL, Rajendra P. , BHAT, Ishwara B. , CHOW, Tat-Sing
IPC分类号： H01L21/00 , H01L21/46 , H01L21/465
CPC分类号： H01L21/30635 , H01L21/3063 , H01L21/3228 , H01L21/465 , H01L29/00 , H01L29/1608 , H01L29/2003 , H01L29/6606 , H01L29/66204 , H01L29/66212 , H01L29/66333 , H01L29/7395 , H01L29/868 , H01L29/872
摘要： Methods for facilitating fabricating semiconductor structures are provided which include: providing a multilayer structure including a semiconductor layer, the semiconductor layer including a dopant and having an increased conductivity; selectively increasing, using electrochemical processing, porosity of the semiconductor layer, at least in part, the selectively increasing porosity utilizing the increased conductivity of the semiconductor layer; and removing, at least in part, the semiconductor layer with the selectively increased porosity from the multilayer structure. By way of example, the selectively increasing porosity may include selectively, anodically oxidizing, at least in part, the semiconductor layer of the multilayer structure.
摘要翻译：提供了促进制造半导体结构的方法，其包括：提供包括半导体层的多层结构，所述半导体层包括掺杂剂并具有增加的导电性; 使用电化学处理选择性地增加半导体层的孔隙率，至少部分地，利用增加的半导体层的导电性选择性地增加孔隙率; 以及至少部分地从所述多层结构中选择性地增加的孔隙度去除所述半导体层。作为示例，选择性增加的孔隙率可以包括至少部分地，多层结构的半导体层选择性地阳极氧化。

92. 发明申请

WO2015097157A1 REVERSE-CONDUCTING SEMICONDUCTOR DEVICE 审中-公开
标题翻译：反向导电半导体器件
公开(公告)号：WO2015097157A1
公开(公告)日：2015-07-02
申请号：PCT/EP2014/079007
申请日：2014-12-22
申请人： ABB TECHNOLOGY AG
发明人： STORASTA, Liutauras , CORVASCE, Chiara , LE-GALLO, Manuel , RAHIMO, Munaf
IPC分类号： H01L29/739 , H01L29/08 , H01L29/06 , H01L29/66
CPC分类号： H01L27/0635 , H01L27/0727 , H01L29/0692 , H01L29/0696 , H01L29/0804 , H01L29/0821 , H01L29/0834 , H01L29/0847 , H01L29/1004 , H01L29/417 , H01L29/66333 , H01L29/7395 , H01L29/7397
摘要： A reverse-conducting semiconductor device (200) with an electrically active region in a central part of the device is provided, which comprises a freewheeling diode and an insulated gate bipolar transistor on a common wafer (100). Part of the wafer (100) forms a base layer (101) with a base layer thickness (102). A cathode layer (1) of a first conductivity type with at least one first region (10) and a anode layer (2) of a second conductivity type with at least one second and pilot region (20, 22) are alternately arranged on the collector side (103). Each region has a region area with a region width (11, 21, 23) surrounded by a region border. The RC-IGBT is designed in such a way that the following geometrical rules are fulfilled: each pilot region area is an area having a pilot region width of at least two times the base layer thickness (102); the at least one pilot region (22) is arranged in the central part of the active region in such a way that the mixed region laterally surrounds the at least one pilot region (22); the at least one second region is that part of the anode layer (2), which is not the at least one pilot region (22); the mixed region has a width of at least once the base layer thickness (102); the total area (i.e. sum of the areas) of the at least one pilot region (22) is between 10 and 45 % of the mixed region area; each first region width (11) is smaller than the base layer thickness (102); in each area on the emitter side (104), which lies in projection to one of the at least one pilot region (22), the plurality of source regions (3) have a first area density (31); in each area on the emitter side (104), which lies in projection to the mixed region, the plurality of source regions (3) have a second area density (32); and the first area density (31) is lower than the second area density (32).
摘要翻译：提供了一种在该器件的中心部分具有电活性区域的反向导电半导体器件（200），其在公共晶片（100）上包括续流二极管和绝缘栅极双极晶体管。晶片（100）的一部分形成具有基底层厚度（102）的基底层（101）。具有至少一个第一区域（10）和具有至少一个第二导频区域（20,22）的第二导电类型的阳极层（2）的第一导电类型的阴极层（1）交替布置在收集器侧（103）。每个区域具有由区域边界包围的区域宽度（11,21,23）的区域区域。 RC-IGBT被设计成使得满足以下几何规则：每个导频区域区域是具有至少两倍于基底层厚度（102）的导频区域宽度的区域; 所述至少一个引导区域（22）被布置在所述有源区域的中心部分中，使得所述混合区域横向包围所述至少一个引导区域（22）; 所述至少一个第二区域是所述阳极层（2）的不是所述至少一个导频区域（22）的部分; 所述混合区域具有至少一次所述基底层厚度（102）的宽度; 所述至少一个导频区域（22）的总面积（即区域之和）为所述混合区域的10〜45％。每个第一区域宽度（11）小于所述基底层厚度（102）; 在发射极侧（104）的位于所述至少一个导频区域（22）中的一个的突起中的每个区域中，所述多个源极区域（3）具有第一区域密度（31）; 在发射极侧（104）的位于投影到混合区域的区域中，多个源极区域（3）具有第二区域密度（32）; 并且第一区域密度（31）低于第二区域密度（32）。

93. 发明申请

WO2015090971A1 EDGE TERMINATION FOR SEMICONDUCTOR DEVICES AND CORRESPONDING FABRICATION METHOD 审中-公开
标题翻译：半导体器件的边缘终止和相应的制造方法
公开(公告)号：WO2015090971A1
公开(公告)日：2015-06-25
申请号：PCT/EP2014/076443
申请日：2014-12-03
申请人： ABB TECHNOLOGY AG
发明人： ANTONIOU, Marina , UDREA, Flroin , NISTOR, Iulian , RAHIMO, Munaf , CORVASCE, Chiara
IPC分类号： H01L29/06 , H01L29/78 , H01L29/739 , H01L21/336 , H01L21/331 , H01L29/40
CPC分类号： H01L29/0619 , H01L29/0623 , H01L29/0661 , H01L29/0696 , H01L29/404 , H01L29/66333 , H01L29/66348 , H01L29/66712 , H01L29/66734 , H01L29/7395 , H01L29/7397 , H01L29/7811 , H01L29/7813
摘要： A termination region (4) of a vertical DMOSFET or IGBT is described, in which surface p-rings (10) are combined with oxide/polysiliconf i I led trenches (40), buried p-rings (41) and optional surface field plates (11), so as to obtain an improved distribution of potential field lines (7) in the termination region (4). The combination of surface ring termination (10, 11) and deep ring termination (41) offers a significant reduction in the area of the termination region (4).
摘要翻译：描述了垂直DMOSFET或IGBT的终端区域（4），其中表面p环（10）与氧化物/多晶硅（I）引导的沟槽（40），掩埋的p型环（41）和任选的表面场板（11），以便获得终止区域（4）中的电位场线（7）的改进的分布。表面环终止（10,11）和深环终止（41）的组合提供了终止区域（4）的面积的显着降低。

94. 发明申请

WO2015062411A1 高压半导体器件、高压半导体器件终端及其制造方法审中-公开
公开(公告)号：WO2015062411A1
公开(公告)日：2015-05-07
申请号：PCT/CN2014/088609
申请日：2014-10-15
申请人：无锡华润上华半导体有限公司
发明人：邓小社 , 钟圣荣 , 王根毅 , 周东飞
IPC分类号： H01L29/739
CPC分类号： H01L29/7395 , H01L29/0619 , H01L29/404 , H01L29/66333 , H01L29/66712 , H01L29/7811
摘要：一种高压半导体器件终端，包括衬底，该衬底具有第一表面，该高压半导体器件终端还包括位于第一表面的场限环、同样位于第一表面且位于场限环两侧的表面增强区、位于第一表面且覆盖表面增强区的场氧化层、位于第一表面且部分覆盖场限环和场氧化层的场板及覆盖场板和场氧化层的钝化层，表面增强区与衬底的导电类型相同，且表面增强区的掺杂浓度大于衬底的掺杂浓度。

95. 发明申请

WO2015058691A1 功率二极管的制备方法审中-公开
公开(公告)号：WO2015058691A1
公开(公告)日：2015-04-30
申请号：PCT/CN2014/089159
申请日：2014-10-22
申请人：无锡华润上华半导体有限公司
发明人：王根毅 , 邓小社 , 钟圣荣 , 周东飞
IPC分类号： H01L21/329
CPC分类号： H01L29/0619 , H01L21/0273 , H01L21/26513 , H01L21/266 , H01L21/31116 , H01L21/32105 , H01L21/32137 , H01L21/324 , H01L29/1095 , H01L29/1608 , H01L29/20 , H01L29/2003 , H01L29/402 , H01L29/41766 , H01L29/6606 , H01L29/66136 , H01L29/66204 , H01L29/66325 , H01L29/66333 , H01L29/66719 , H01L29/66727 , H01L29/7811 , H01L29/8611
摘要：一种功率二极管的制备方法，包括：提供衬底（10），在衬底（10）的正面生长N型层（20）；形成终端保护环；形成氧化层（30），对终端保护环进行推结；形成栅氧化层（60），在栅氧化层（60）上淀积形成多晶硅层（70）；在多晶硅层（70）和氧化层（50）表面淀积形成二氧化硅层（80）；形成N型重掺杂区（92）；形成P+区；去除光刻胶，以二氧化硅层（80）作为掩蔽层注入P型离子，形成P型体区；进行热退火；在多晶硅层（70）和栅氧化层（60）被刻蚀开的开口处形成侧墙结构，并去除二氧化硅层（80）；进行正面金属化及背面金属化处理。这种功率二极管的制备方法，通过调整二氧化硅层各向同性刻蚀的程度以及离子注入剂量及能量，可以调节DMOS结构的阈值电压，实现对器件正向压降的调节。

96. 发明申请

WO2015027961A1 反向导通绝缘栅双极型晶体管制造方法审中-公开
公开(公告)号：WO2015027961A1
公开(公告)日：2015-03-05
申请号：PCT/CN2014/085764
申请日：2014-09-02
申请人：无锡华润上华半导体有限公司
发明人：王万礼 , 邓小社 , 王根毅 , 芮强
IPC分类号： H01L21/331
CPC分类号： H01L29/66333 , H01L21/26513 , H01L21/268 , H01L21/308 , H01L21/3247 , H01L29/0657 , H01L29/0696 , H01L29/0834 , H01L29/41716 , H01L29/7395
摘要：一种反向导通绝缘栅双极型晶体管制造方法，包括如下步骤：提供衬底，该衬底的正面形成有IGBT结构；在该衬底的背面注入P+离子；采用光刻、刻蚀工艺在该衬底的背面形成沟槽；采用激光扫描工艺对该衬底的背面进行平坦化处理形成P型和N型间隔结构；及对该衬底的背面进行背面金属化工艺，形成背面集电极。激光扫描工艺可以只对需要退火的背面结构进行处理，从而解决反向导通绝缘栅双极型晶体管的正面结构限制背面退火温度不能太高的问题，改善反向导通绝缘栅双极型晶体管的背面结构中N型和P型杂质激活效率不高现象，提高反向导通绝缘栅双极型晶体管的性能。

97. 发明申请

WO2015027920A1 绝缘栅双极晶体管的制造方法审中-公开
公开(公告)号：WO2015027920A1
公开(公告)日：2015-03-05
申请号：PCT/CN2014/085301
申请日：2014-08-27
申请人：无锡华润上华半导体有限公司
发明人：黄璇 , 王万礼 , 王根毅
IPC分类号： H01L29/739
CPC分类号： H01L29/7395 , H01L29/0834 , H01L29/66333
摘要：一种绝缘栅双极晶体管的制造方法，包括提供第一导电类型的半导体晶片，半导体晶片包括第一表面和与第一表面相对的第二表面，在第一表面上进行杂质注入以形成第一导电类型或第二导电类型的导电层；在第一导电类型或第二导电类型的导电层的表面形成间隔的凹槽；在凹槽内填充第二导电类型或第一导电类型的半导体材料以形成通道，通道和导电层间隔交错排布；在导电层和通道上形成氧化层；在氧化层上键合衬底半导体晶片；自第二表面减薄半导体晶片，减薄后的第一导电类型的半导体晶片作为漂移区；基于漂移区形成绝缘栅双极晶体管的正面结构；去除衬底半导体晶片；去除氧化层；在通道和导电层上形成背面金属电极，背面金属电极与通道和导电层电性连接。

98. 发明申请

WO2015027621A1 一种场终止型IGBT器件的制造方法审中-公开
公开(公告)号：WO2015027621A1
公开(公告)日：2015-03-05
申请号：PCT/CN2013/089433
申请日：2013-12-13
申请人：国家电网公司 , 国网智能电网研究院
发明人：高文玉 , 刘隽 , 王耀华 , 刘钺杨 , 刘江 , 于坤山 , 张宇 , 包海龙 , 车家杰
IPC分类号： H01L21/331 , H01L29/739
CPC分类号： H01L29/66333 , H01L29/36 , H01L29/7395
摘要：提供一种场终止型IGBT器件的制造方法。该方法包括下述步骤：选择N型掺杂FZ单晶硅片（01），厚度根据电压等级确定；从硅片（01）背面离子注入磷杂质并实施高温退火，形成厚度15-70μm和掺杂浓度2×10 13 -2×10 15 /cm 3 的N型掺杂缓冲层（02）；腐蚀掉背面保护层（01a），采用腐蚀或喷砂方法将背面打毛，形成吸杂源；去除正面保护层（01a，01b），在硅片正面进行IGBT元胞区（21）的制作；从硅片背面研磨5-30μm厚度的硅衬底，再腐蚀2μm厚度，留下厚度10-65μm的Ν型缓冲层作为场终止区；完成背面集电极区（22）的制作。该方法不需要昂贵的高能量离子注入设备或外延设备，适合1700-6500V场终止型IGBT器件的制造。

99. 发明申请

WO2015015926A1 炭化珪素半導体装置およびその製造方法审中-公开
标题翻译：硅碳化硅半导体器件及其制造方法
公开(公告)号：WO2015015926A1
公开(公告)日：2015-02-05
申请号：PCT/JP2014/065775
申请日：2014-06-13
申请人：住友電気工業株式会社
发明人：増田　健良 , 堀井　拓 , 久保田　良輔
IPC分类号： H01L29/78 , H01L21/336 , H01L29/12
CPC分类号： H01L29/1608 , H01L21/02529 , H01L21/0465 , H01L29/086 , H01L29/0865 , H01L29/0869 , H01L29/0878 , H01L29/0886 , H01L29/1095 , H01L29/66068 , H01L29/66333 , H01L29/66712 , H01L29/7395 , H01L29/7802
摘要：　炭化珪素半導体装置は、炭化珪素層（１０）と、ゲート絶縁層（１５）とを備える。炭化珪素層（１０）は、主面（１０ａ）を有する。ゲート絶縁層（１５）は、炭化珪素層（１０）の主面（１０ａ）に接して配置されている。炭化珪素層（１０）は、第１導電型を有するドリフト領域（１７）と、第１導電型とは異なる第２導電型を有しかつドリフト領域（１７）に接するボディ領域（１３）と、第１導電型を有し、ボディ領域（１３）によってドリフト領域（１７）と隔てられて配置されたソース領域（１４）と、ソース領域（１４）およびドリフト領域（１７）の少なくとも一方側からボディ領域（１３）に突出するように配置され、ゲート絶縁層（１５）と接し、かつ第１導電型を有する突出領域（２）とを含む。これにより、特性オン抵抗の上昇を抑制しつつ閾値電圧を向上可能な炭化珪素半導体装置およびその製造方法を提供する。
摘要翻译：该碳化硅半导体器件具有碳化硅层（10）和栅极绝缘层（15）。碳化硅层（10）具有主表面（10a）。栅极绝缘层（15）布置成与碳化硅层（10）的主表面（10a）接触。碳化硅层（10）包含具有第一导电类型的漂移区（17），接触所述漂移区（17）并且具有不同于第一导电类型的第二导电类型的体区（13）具有第一导电类型并且被布置成通过主体区域（13）与漂移区域（17）分离的源极区域（14）和与栅极绝缘层（15）接触的突出区域（2））具有第一导电类型，并且布置成从源极区域（14）和/或漂移区域（17）突出到体区域（13）中。因此，提供了一种能够使特性导通电阻的增加最小化的同时提高所述碳化硅半导体器件的阈值电压的碳化硅半导体器件及其制造方法。

100. 发明申请

WO2015010610A1 绝缘栅双极晶体管及其制造方法审中-公开
公开(公告)号：WO2015010610A1
公开(公告)日：2015-01-29
申请号：PCT/CN2014/082740
申请日：2014-07-22
申请人：无锡华润上华半导体有限公司
发明人：钟圣荣 , 邓小社 , 王根毅 , 周东飞
IPC分类号： H01L29/739
CPC分类号： H01L29/7395 , H01L29/0619 , H01L29/0638 , H01L29/66333
摘要：一种绝缘栅双极晶体管及其制造方法，包括：具有第一主面（1S1）和第二主面（1S2）的第一导电类型的半导体衬底（1），形成于半导体衬底（1）的有源区（2）的第一主面（1S1）侧的第一导电类型的第一半导体层（5），第一半导体层（5）的掺杂浓度高于半导体衬底（1）的掺杂浓度；形成于第一半导体层（5）的第一主面（1S1）侧的绝缘栅型晶体管单元。第一半导体层（5）在有源区（2）中不仅降低JFET区域电阻，而且还充当载流子存储层，降低漂移区电阻，从而降低绝缘栅双极晶体管的正向导通压降。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式