专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明申请

WO2017037785A1 基板処理装置および半導体装置の製造方法审中-公开
标题翻译：基板加工设备和半导体器件制造方法
公开(公告)号：WO2017037785A1
公开(公告)日：2017-03-09
申请号：PCT/JP2015/074464
申请日：2015-08-28
申请人：株式会社日立国際電気
发明人：伊藤　剛
IPC分类号： H01L21/673
CPC分类号： H01L21/67715 , C23C16/45527 , C23C16/50 , H01L21/0217 , H01L21/02274 , H01L21/0228 , H01L21/67265 , H01L21/67706 , H01L21/6773 , H01L21/67736 , H01L21/67769 , H01L21/67775
摘要：課題　装置のフットプリントを低減させることが可能な技術を提供する　解決手段　基板を収容する収納容器を載置する載置棚を備える収容室と、収容室の天井部に設置され、収納容器の上部を把持して搬送する搬送機構と、収容室に対して収納容器を搬入出するポートと、を備え、ポートは、基台上に固定された調整板と、収納容器を載置するステージと、調整板の上部に設置され、ステージの下面後方と連結部材を介して連結され、ステージを水平移動させる水平駆動機構と、を有し、水平駆動機構は、ステージの水平移動を補助し、一端が互いに連結された一対のガイド部と、ガイド部の間に設置され、ガイド部の連結部分を押圧する第１駆動部と、により構成される。
摘要翻译：提供一种能够减少设备的占地面积的技术。 [解决方案]本发明提供有：储存室，其设置有放置用于放置储存容器的搁架，所述储存容器在其中存储基板; 传送机构，其设置在所述收纳室的顶部，并且通过保持所述收纳容器的上部而传送所述收容容器; 以及用于相对于存储室携带和执行存储容器的端口。端口有：固定在基台上的调整板; 用于将储存容器放置在其上的阶段; 以及水平驱动机构，其设置在所述调整板的上方，并且经由连接构件与所述台的下表面后部连接，所述水平驱动机构水平地移动所述台。水平驱动机构构成为：一对引导部，其辅助平台的水平移动，一个引导部的一端和另一个引导部的一端彼此连接; 以及第一驱动单元，其设置在所述引导部之间并且按压所述引导部之间的连接部。

92. 发明申请

WO2016191407A1 METHOD FOR SELECTIVELY FORMING NITRIDE CAPS ON METAL GATES AND SELF-ALGINED CONTACT COMPRISING THE NITRIDE CAPS 审中-公开
标题翻译：用于选择性地形成金属栅的氮化物和包含硝酸钙的自包含接触的方法
公开(公告)号：WO2016191407A1
公开(公告)日：2016-12-01
申请号：PCT/US2016/033876
申请日：2016-05-24
申请人： QUALCOMM INCORPORATED
发明人： BAO, Junjing , YANG, Haining , LIU, Yanxiang , XU, Jeffrey Junhao
IPC分类号： H01L21/768 , H01L29/78 , H01L29/66 , H01L29/417
CPC分类号： H01L29/495 , H01L21/02164 , H01L21/0217 , H01L21/288 , H01L21/31051 , H01L21/31111 , H01L21/32134 , H01L21/76832 , H01L21/76834 , H01L21/76897 , H01L21/823431 , H01L21/823437 , H01L21/823475 , H01L27/0886 , H01L29/401 , H01L29/41791 , H01L29/6653 , H01L29/66545 , H01L29/6656 , H01L29/785
摘要： A sacrificial cap is grown on an upper surface of a conductor. A dielectric spacer is against a side of the conductor. An upper dielectric side spacer is formed on a sidewall of the sacrificial cap. The sacrificial cap is selectively etched, leaving a cap recess, and the upper dielectric side spacer facing the cap recess. Silicon nitride is filled in the cap recess, to form a center cap and a protective cap having center cap and the upper dielectric spacer.
摘要翻译：在导体的上表面上生长牺牲帽。电介质隔离物抵靠导体的一侧。在绝缘帽的侧壁上形成上绝缘侧绝缘体。牺牲帽被选择性地蚀刻，留下盖子凹槽，并且上电介质侧隔离物面向盖凹槽。氮化硅填充在盖凹部中，以形成中心帽和具有中心帽和上部电介质间隔物的保护帽。

93. 发明申请

WO2016191194A1 PENTACHLOROSILANE 审中-公开
公开(公告)号：WO2016191194A1
公开(公告)日：2016-12-01
申请号：PCT/US2016/033263
申请日：2016-05-19
申请人： DOW CORNING CORPORATION
发明人： ZHOU, Xiaobing
IPC分类号： C23C16/34 , C23C16/40 , C23C16/455
CPC分类号： H01L21/02211 , C23C16/345 , C23C16/401 , C23C16/45527 , C23C16/45536 , C23C16/45553 , C23C16/50 , H01L21/02164 , H01L21/0217 , H01L21/02274 , H01L21/0228
摘要： Disclosed is a Silicon Precursor Compound for deposition, the Silicon Precursor Compound comprising pentachlorodisilane; a composition for film forming, the composition comprising the Silicon Precursor Compound and at least one of an inert gas, molecular hydrogen, a carbon precursor, nitrogen precursor, and oxygen precursor; a method of forming a silicon- containing film on a substrate using the Silicon Precursor Compound, and the silicon- containing film formed thereby.
摘要翻译：公开了用于沉积的硅前体化合物，包含五氯二硅烷的硅前体化合物; 用于成膜的组合物，所述组合物包含硅前体化合物和惰性气体，分子氢，碳前体，氮前体和氧前体中的至少一种; 使用硅前体化合物在基板上形成含硅膜的方法和由此形成的含硅膜。

94. 发明申请

WO2016189411A1 SEMICONDUCTOR DEVICE AND DISPLAY DEVICE INCLUDING SEMICONDUCTOR DEVICE 审中-公开
标题翻译：包括半导体器件的半导体器件和显示器件
公开(公告)号：WO2016189411A1
公开(公告)日：2016-12-01
申请号：PCT/IB2016/052758
申请日：2016-05-13
申请人： SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
发明人： KOEZUKA, Junichi , JINTYOU, Masami , SHIMA, Yukinori
IPC分类号： H01L21/336 , G02F1/1333 , G02F1/1368 , G09F9/30 , H01L29/786 , H01L51/50 , H05B33/14
CPC分类号： H01L29/7869 , H01L21/0214 , H01L21/02164 , H01L21/0217 , H01L21/02274 , H01L21/02554 , H01L21/02565 , H01L21/0262 , H01L21/02631 , H01L21/465 , H01L21/47573 , H01L21/477 , H01L27/1225 , H01L27/1259 , H01L27/3262 , H01L29/045 , H01L29/24 , H01L29/41733 , H01L29/42384 , H01L29/4908 , H01L29/4966 , H01L29/66969 , H01L29/78618 , H01L29/78648 , H01L29/78696 , H01L2227/323
摘要： The reliability of a transistor including an oxide semiconductor can be improved by suppressing a change in electrical characteristics. A transistor included in a semiconductor device includes a first oxide semiconductor film over a first insulating film, a gate insulating film over the first oxide semiconductor film, a second oxide semiconductor film over the gate insulating film, and a second insulating film over the first oxide semiconductor film and the second oxide semiconductor film. The first oxide semiconductor film includes a channel region in contact with the gate insulating film, a source region in contact with the second insulating film, and a drain region in contact with the second insulating film. The second oxide semiconductor film has a higher carrier density than the first oxide semiconductor film.
摘要翻译：通过抑制电特性的变化，能够提高包含氧化物半导体的晶体管的可靠性。包括在半导体器件中的晶体管包括第一绝缘膜上的第一氧化物半导体膜，第一氧化物半导体膜上的栅极绝缘膜，栅极绝缘膜上的第二氧化物半导体膜，以及在第一氧化物上的第二绝缘膜半导体膜和第二氧化物半导体膜。第一氧化物半导体膜包括与栅极绝缘膜接触的沟道区域，与第二绝缘膜接触的源极区域和与第二绝缘膜接触的漏极区域。第二氧化物半导体膜具有比第一氧化物半导体膜更高的载流子密度。

95. 发明申请

WO2016164666A1 MONOLITHIC INTEGRATED CIRCUIT (MMIC) STRUCTURE HAVING COMPOSITE ETCH STOP LAYER AND METHOD FOR FORMING SUCH STRUCTURE 审中-公开
标题翻译：具有复合蚀刻停止层的单片集成电路（MMIC）结构和形成这种结构的方法
公开(公告)号：WO2016164666A1
公开(公告)日：2016-10-13
申请号：PCT/US2016/026563
申请日：2016-04-08
申请人： RAYTHEON COMPANY
发明人： WILLIAMS, Adrian, D.
IPC分类号： H01L29/778 , H01L49/02 , H01L29/423 , H01L29/20 , H01L27/06
CPC分类号： H01L29/7787 , H01L21/0217 , H01L21/02274 , H01L21/0272 , H01L21/31111 , H01L21/31116 , H01L21/76805 , H01L21/76829 , H01L21/76832 , H01L21/76834 , H01L21/76895 , H01L23/3171 , H01L23/3185 , H01L23/3192 , H01L23/485 , H01L23/66 , H01L27/0605 , H01L27/0629 , H01L28/60 , H01L29/2003 , H01L29/205 , H01L29/42316 , H01L29/475 , H01L29/66439 , H01L29/66462 , H01L29/7786 , H01L2223/6672 , H01L2223/6683
摘要： A method for forming a semiconductor structure having a transistor device with a control electrode (20) for controlling a flow of carriers between a first electrode (16) and a second electrode (18) includes a passivation layer (24) with an etch stop layer (26) deposited on the passivation layer. The etch stop layer includes a first etch stop layer (26a) on the passivation layer, a buffer layer (26b) on the first etch stop layer, and a second etch stop layer (26c) on the buffer layer and a dielectric layer (40) formed over the etch stop layer. A window is etched through a selected region in the dielectric layer over the control electrode, to expose a portion of the etch stop layer. A metal layer (34a) is formed on a portion of the etch stop layer and a second metal layer (56a) is deposited on the portion of the dielectric layer formed on the first mentioned metal layer.
摘要翻译：一种用于形成具有晶体管器件的半导体结构的方法，具有用于控制第一电极（16）和第二电极（18）之间的载流子流动的控制电极（20）的方法包括具有蚀刻停止层（26）沉积在钝化层上。蚀刻停止层包括钝化层上的第一蚀刻停止层（26a），第一蚀刻停止层上的缓冲层（26b）和缓冲层上的第二蚀刻停止层（26c）和介电层（40））形成在蚀刻停止层上。通过控制电极上的电介质层中的选定区域蚀刻窗口，露出蚀刻停止层的一部分。在蚀刻停止层的一部分上形成金属层（34a），并且在形成在第一金属层上的介电层的部分上沉积第二金属层（56a）。

96. 发明申请

WO2016149541A1 PULSED PLASMA FOR FILM DEPOSITION 审中-公开
标题翻译：脉冲沉积的脉冲等离子体
公开(公告)号：WO2016149541A1
公开(公告)日：2016-09-22
申请号：PCT/US2016/022952
申请日：2016-03-17
申请人： APPLIED MATERIALS, INC.
发明人： XUE, Jun , GODET, Ludovic , NEMANI, Srinivas , STOWELL, Michael, W. , LIANG, Qiwei , BUCHBERGER, Douglas, A., Jr.
IPC分类号： C23C16/44 , C23C16/513 , C23C16/515
CPC分类号： H01L21/02274 , H01L21/0217 , H01L21/02329 , H01L21/0234 , H01L21/76826 , H01L21/76829 , H01L21/76831
摘要： Methods of processing a substrate are provided herein. In some embodiments, a method of processing a substrate disposed in a processing chamber includes: (a) depositing a layer of material on a substrate by exposing the substrate to a first reactive species generated from a remote plasma source and to a first precursor, wherein the first reactive species reacts with the first precursor; and (b) treating all, or substantially all, of the deposited layer of material by exposing the substrate to a plasma generated within the processing chamber from a second plasma source; wherein at least one of the remote plasma source or the second plasma source is pulsed to control periods of depositing and periods of treating.
摘要翻译：本文提供了处理基板的方法。在一些实施例中，处理设置在处理室中的衬底的方法包括：（a）通过将衬底暴露于从远程等离子体源产生的第一反应物质和第一前体而在衬底上沉积材料层，其中第一活性物质与第一前体反应; 和（b）通过将衬底暴露于处理室内从等离子体源产生的等离子体处理所有或基本上全部沉积的材料层; 其中所述远程等离子体源或所述第二等离子体源中的至少一个被脉冲以控制沉积周期和处理周期。

97. 发明申请

WO2016135876A1 基板処理装置、ヒータおよび半導体装置の製造方法审中-公开
标题翻译：基板加工装置，加热器及制造半导体器件的方法
公开(公告)号：WO2016135876A1
公开(公告)日：2016-09-01
申请号：PCT/JP2015/055366
申请日：2015-02-25
申请人：株式会社日立国際電気
发明人：村田　等 , 八幡　橘 , 和田　優一 , 山口　天和 , 西堂　周平
IPC分类号： H01L21/31 , C23C16/46 , H01L21/318
CPC分类号： C23C16/46 , C23C16/345 , C23C16/45525 , H01L21/0217 , H01L21/02211 , H01L21/0228 , H01L21/67109 , H01L21/67248 , H01L21/67303 , H01L21/67309
摘要：課題　処理炉内の温度安定時間を短縮する。解決手段　基板を保持する基板保持具と、基板保持具に保持された基板を処理する処理室と、処理室外から処理室内を加熱する第１ヒータと、基板保持具内に位置するように設置され、基板の裏面側から基板を加熱する第２ヒータと、を有し、第２ヒータは、支柱部と、支柱部に接続され、基板の直径よりも小さい直径の円弧状に形成された環状部と、環状部のそれぞれの端部を支柱部に接続する一対の接続部と、環状部の内部に設けられた発熱体と、を備える。
摘要翻译： [问题]降低加工炉内的温度稳定时间。本发明具有用于保持基板的基板保持工具，用于处理保持在基板保持工具中的基板的处理室，用于从处理室外部加热处理炉内部的第一加热器，以及第二加热器，其设置成位于基板保持工具内部，用于从基板的背面侧加热基板。第二加热器设置有支撑柱部分; 连接到所述支撑柱部分的环形部分，所述环形部分形成为具有比所述基板的直径小的直径的圆弧形状; 一对连接部件，用于将环形部件的每个端部连接到支撑柱部分; 以及设置在环形部分的内部的加热元件。

98. 发明申请

WO2016069531A1 A METHOD FOR PHOTOLITHOGRAPHY-FREE SELF-ALIGNED REVERSE ACTIVE ETCH 审中-公开
标题翻译：一种无光刻自对准反向有源蚀刻的方法
公开(公告)号：WO2016069531A1
公开(公告)日：2016-05-06
申请号：PCT/US2015/057469
申请日：2015-10-27
申请人： MICROCHIP TECHNOLOGY INCORPORATED
发明人： SATO, Justin Hiroki , STOM, Gregory Allen
IPC分类号： H01L21/762 , H01L21/3105
CPC分类号： H01L21/76224 , H01L21/02164 , H01L21/0217 , H01L21/02238 , H01L21/02274 , H01L21/02282 , H01L21/30604 , H01L21/31051 , H01L21/31053 , H01L21/31055 , H01L21/31116 , H01L21/31138 , H01L21/76202 , H01L29/0649
摘要： A layer of partially planarized organosilicate (DUO) is spin-coated onto a layer of high density plasma (HDP) oxide on a silicon wafer after the shallow trench isolation (STI) is filled with the HDP oxide. Then the DUO layer is etched using a specialized process specifically tuned to etch the DUO and high density plasma (HDP) oxide at a certain selectivity. The higher areas of the wafer topography (active Si areas) have thinner DUO and as the etch process proceeds it starts to etch through the HDP oxide in these areas (active Si areas). The etch process is stopped after a certain depth is reached and before touching down on the silicon nitride oxidation layer. The DUO is removed and a standard chemical-mechanical polish (CMP) is performed on the silicon wafer. After the CMP step the silicon nitride is removed, exposing the silicon substrate between the field oxides.
摘要翻译：在浅沟槽隔离（STI）被HDP氧化物填充之后，将一层部分平面化的有机硅酸盐（DUO）旋涂在硅晶片上的高密度等离子体（HDP）层上。然后使用专门调整以特定选择性蚀刻DUO和高密度等离子体（HDP）氧化物的专门工艺来蚀刻DUO层。晶圆形貌（有源Si区）的较高区域具有更薄的DUO，并且随着蚀刻工艺的进行，它开始蚀刻穿过这些区域（活性Si区域）中的HDP氧化物。在达到一定深度之后并在氮化硅氧化层上触摸之前停止蚀刻工艺。去除DUO，并在硅晶片上进行标准化学机械抛光（CMP）。在CMP步骤之后，去除氮化硅，在场氧化物之间暴露硅衬底。

99. 发明申请

WO2016065898A1 阵列基板、显示面板及显示装置审中-公开
公开(公告)号：WO2016065898A1
公开(公告)日：2016-05-06
申请号：PCT/CN2015/080456
申请日：2015-06-01
申请人：京东方科技集团股份有限公司
发明人：李文波 , 吴新银 , 李盼 , 程鸿飞 , 先建波
IPC分类号： G02F1/1343
CPC分类号： G02F1/134309 , G02F1/13439 , G02F1/136213 , G02F1/136227 , G02F1/13624 , G02F1/136286 , G02F1/1368 , G02F2001/134345 , G09G2300/0426 , G09G2300/043 , G09G2300/0447 , G09G2320/028 , H01L21/0217 , H01L21/02274 , H01L21/02532 , H01L21/02565 , H01L21/02592 , H01L21/0262 , H01L21/02631 , H01L21/2855 , H01L21/443 , H01L27/0207 , H01L27/0629 , H01L27/1222 , H01L27/1225 , H01L27/124 , H01L27/1255 , H01L27/1259 , H01L29/4908 , H01L29/495 , H01L29/518 , H01L29/66765 , H01L29/66969 , H01L29/78669 , H01L29/7869
摘要：一种阵列基板、显示面板及显示装置。所述阵列基板包括：多条数据线（30）和多条栅线（10），所述多条数据线（30）和所述多条栅线（10）定义的多个像素单元，每一像素单元包括第一像素电极（41）、第二像素电极（42），以及至少三个薄膜晶体管，所述像素单元还包括：充放电元件，所述充放电元件与所述至少三个薄膜晶体管中的第三薄膜晶体管对所述像素单元进行充放电，使得该像素单元形成电压不同的第一电压畴区和第二电压畴区。

100. 发明申请

WO2016028943A1 ELECTRONIC CIRCUIT 审中-公开
标题翻译：电子电路
公开(公告)号：WO2016028943A1
公开(公告)日：2016-02-25
申请号：PCT/US2015/045975
申请日：2015-08-19
申请人： VISHAY-SILICONIX
发明人： SHIBIB, M. Ayman , ZHANG, Wenjie
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： G01R19/0092 , G01R19/15 , H01L21/02129 , H01L21/0217 , H01L21/28035 , H01L21/30604 , H01L21/308 , H01L21/32133 , H01L21/823487 , H01L27/0207 , H01L27/0629 , H01L27/088 , H01L29/0692 , H01L29/407 , H01L29/41741 , H01L29/42372 , H01L29/66666 , H01L29/66734 , H01L29/7813 , H01L29/7815
摘要： Vertical sense devices in vertical trench MOSFET. In accordance with an embodiment of the present invention, an electronic circuit includes a vertical trench metal oxide semiconductor field effect transistor configured for switching currents of at least one amp and a current sensing field effect transistor configured to provide an indication of drain to source current of the MOSFET. A current sense ratio of the current sensing FET is at least 15 thousand and may be greater than 29 thousand.
摘要翻译：垂直沟道MOSFET中的垂直感测器件。根据本发明的实施例，电子电路包括配置用于切换至少一个放大器的电流的垂直沟槽金属氧化物半导体场效应晶体管和电流感测场效应晶体管，该晶体管被配置为提供漏源到源极电流的指示 MOSFET。电流感测FET的电流感应比至少为15000，并且可以大于29000。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式