专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

2. 发明申请

WO2006012503A2 AUTOMATIC ANALOG TEST & COMPENSATION WITH BUILT-IN PATTERN GENERATOR & ANALYZER 审中-公开
标题翻译：内置式样发生器和分析仪的自动模拟测试和补偿
公开(公告)号：WO2006012503A2
公开(公告)日：2006-02-02
申请号：PCT/US2005/026021
申请日：2005-07-22
申请人： AUBURN UNIVERSITY , DAI, Fa , STROUD, Charles, E.
发明人： DAI, Fa , STROUD, Charles, E.
IPC分类号： G01R31/00
CPC分类号： G01R31/31813 , G01R31/3167
摘要： A built in-self test (BIST) scheme for analog circuitry functionality tests such as frequency response, gain, cut-off frequency, signal-to-noise ratio, and linearity measurement. The BIST scheme utilizes a built-in direct digital synthesizer (DDS) as the test pattern generator that can generate various test waveforms such as chirp, ramp, step frequency, two-tone frequencies, sweep frequencies, MSK, phase modulation, amplitude modulation, QAM and other hybrid modulations. The BIST scheme utilizes a multiplier followed by an accumulator as the output response analyzer (ORA). The multiplier extracts the spectrum information at the desired frequency without using Fast Fourier Transform (FFT) and the accumulator picks up the DC component by averaging the multiplier output.
摘要翻译：用于模拟电路功能测试的内建自测试（BIST）方案，如频率响应，增益，截止频率，信噪比和线性度测量。 BIST方案利用内置的直接数字合成器（DDS）作为测试码型发生器，可以生成各种测试波形，如啁啾，斜坡，步进频率，双音频率，扫描频率，MSK，相位调制，幅度调制， QAM和其他混合调制。 BIST方案使用一个乘法器，然后使用累加器作为输出响应分析器（ORA）。乘法器在不使用快速傅立叶变换（FFT）的情况下以所需频率提取频谱信息，并且累加器通过平均乘法器输出来拾取DC分量。

IPRDB

热门服务

关于我们

友情链接

联系方式