专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2004042622A1 半導体集積回路の開発方法及び半導体集積回路の開発支援プログラム审中-公开
标题翻译：半导体集成电路开发方法和半导体集成电路开发支持计划
公开(公告)号：WO2004042622A1
公开(公告)日：2004-05-21
申请号：PCT/JP2003/014191
申请日：2003-11-07
申请人：株式会社ルネサステクノロジ , 日立エンジニアリング株式会社 , 株式会社ルネサス東日本セミコンダクタ , 杉原仁 , 薄井俊幸 , 杉本浩明
发明人：杉原仁 , 薄井俊幸 , 杉本浩明
IPC分类号： G06F17/50
CPC分类号： G06F17/5068
摘要：　アナログ回路の回路設計支援処理と、前記アナログ回路のレイアウト設計支援処理とを含む。回路設計支援処理は、前記アナログ回路を構成する複数種類の回路素子に対し、回路素子毎にレイアウト属性を一括指定するための属性一括指定処理を含む。レイアウト設計支援処理は、属性一括指定処理で指定されたレイアウト属性を入力し、回路素子のレイアウトに際して当該回路素子に関するレイアウト属性を反映させる。レイアウト属性の一括指定処理により、同種の回路素子に対して別々に同じレイアウト制約を付与する手間を省くことができる。レイアウト制約を回路設計段階で行なうから、必要な回路特性との関係を考慮しながらレイアウト制約を決めることができる。
摘要翻译：半导体集成电路开发方法包括模拟电路设计支持处理和模拟电路的布局设计支持处理。电路设计支持处理包括用于以批量模式指定构成模拟电路的多种类型的每个电路元件的布局属性的属性批次规定处理。布局设计支持处理输入由属性批处理指定处理指定的布局属性，并反映执行电路元件布局时关于电路元件的布局属性。通过布局属性的批量规格，可以分别为相同类型的电路元件分配相同布局限制所需的能量。由于在电路设计阶段执行布局限制，因此可以考虑与必要电路特性的关系来决定布局限制。

2. 发明申请

WO2007105263A1 アナログ回路のレイアウト方法及びデータ処理システム审中-公开
标题翻译：模拟电路的布局方法和数据处理系统
公开(公告)号：WO2007105263A1
公开(公告)日：2007-09-20
申请号：PCT/JP2006/304703
申请日：2006-03-10
申请人：株式会社ルネサステクノロジ , 佐藤貴雄 , 杉本浩明 , 薄井俊幸
发明人：佐藤貴雄 , 杉本浩明 , 薄井俊幸
IPC分类号： G06F17/50 , H01L21/82
CPC分类号： G06F17/5068
摘要：　アナログ回路の回路図データを入力し、操作指示に基づいて前記アナログ回路のレイアウト領域を複数に分割し、分割された複数の領域（ルーム）に前記アナログ回路の回路素子を割り当て、前記分割された領域の相対位置をレイアウトの相対位置とし、前記分割された領域の隣接境界をレイアウト境界とする第1のグループレイアウト制約を生成する処理と、操作指示に基づいて前記分割された領域の一部を部分領域（下位ルーム）として切り出し、切り出した部分領域に含まれる回路素子の相対位置をレイアウトの相対位置とし、隣接する部分領域の相対配置を電流が流れる上流と下流の順序を決める相対位置とする第２のグループレイアウト制約を生成する処理とを有し、第１及び第２のグループレイアウト制約を満足させて前記アナログ回路のレイアウトパターンを生成する。
摘要翻译：输入模拟电路的图形数据，根据操作指令，模拟电路的布局区域被分成多个子区域，模拟电路的电路元件分配给分割的子区域（房间），相对的划分的子区域的位置被认为是布局的相对位置，并且与划分的子区域相邻的边界是布局边界，从而进行第一处理以产生第一组布局限制。将分割的子区域的一部分作为响应于操作指令的部分区域（下部房间）被切出，包括在部分区域中的电路元件的相对位置被认为是布局的相对位置，并且相邻布局的相对布置部分区域是用于确定上流和下流电流的顺序的相对位置，从而执行第二处理以产生第二组布局限制。在满足第一和第二组布局限制的情况下产生模拟电路的布局图案。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式