会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 1. 发明授权
      US08513064B2 Methods of forming memory arrays 有权
    • Methods of forming memory arrays
    • 形成记忆阵列的方法
    • US08513064B2
    • 2013-08-20
    • US13607339
    • 2012-09-07
    • Sanh D. Tang , Janos Fucsko
    • Sanh D. Tang , Janos Fucsko
    • H01L21/82
    • H01L21/768 , H01L27/112 , H01L27/11206 , H01L27/228 , H01L27/24
    • Some embodiments include methods of forming memory arrays. A stack of semiconductor material plates may be patterned to subdivide the plates into pieces. Electrically conductive tiers may be formed along sidewall edges of the pieces. The pieces may then be patterned into an array of wires, with the array having vertical columns and horizontal rows. Individual wires may have first ends joining to the electrically conductive tiers, may have second ends in opposing relation to the first ends, and may have intermediate regions between the first and second ends. Gate material may be formed along the intermediate regions. Memory cell structures may be formed at the second ends of the wires. A plurality of vertically-extending electrical interconnects may be connected to the wires through the memory cell structures, with individual vertically-extending electrical interconnects being along individual columns of the array. Some embodiments include memory arrays incorporated into integrated circuitry.
    • 一些实施例包括形成存储器阵列的方法。 一叠半导体材料板可以被图案化以将该板细分成多个。 导电层可以沿着片的侧壁边缘形成。 然后将这些片材图案化成线阵列，阵列具有垂直列和水平行。 单独的线可以具有连接到导电层的第一端，可以具有与第一端相对的第二端，并且可以在第一端和第二端之间具有中间区域。 栅极材料可以沿着中间区域形成。 存储单元结构可以形成在电线的第二端。 多个垂直延伸的电互连可以通过存储单元结构连接到导线，其中各个垂直延伸的电互连沿阵列的各个列。 一些实施例包括并入到集成电路中的存储器阵列。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 2. 发明申请
      US20120329215A1 Methods of Forming Memory Arrays 有权
    • Methods of Forming Memory Arrays
    • 形成记忆阵列的方法
    • US20120329215A1
    • 2012-12-27
    • US13607339
    • 2012-09-07
    • Sanh D. Tang , Janos Fucsko
    • Sanh D. Tang , Janos Fucsko
    • H01L21/8229
    • H01L21/768 , H01L27/112 , H01L27/11206 , H01L27/228 , H01L27/24
    • Some embodiments include methods of forming memory arrays. A stack of semiconductor material plates may be patterned to subdivide the plates into pieces. Electrically conductive tiers may be formed along sidewall edges of the pieces. The pieces may then be patterned into an array of wires, with the array having vertical columns and horizontal rows. Individual wires may have first ends joining to the electrically conductive tiers, may have second ends in opposing relation to the first ends, and may have intermediate regions between the first and second ends. Gate material may be formed along the intermediate regions. Memory cell structures may be formed at the second ends of the wires. A plurality of vertically-extending electrical interconnects may be connected to the wires through the memory cell structures, with individual vertically-extending electrical interconnects being along individual columns of the array. Some embodiments include memory arrays incorporated into integrated circuitry.
    • 一些实施例包括形成存储器阵列的方法。 一叠半导体材料板可以被图案化以将该板细分成多个。 导电层可以沿着片的侧壁边缘形成。 然后将这些片材图案化成线阵列，阵列具有垂直列和水平行。 单独的线可以具有连接到导电层的第一端，可以具有与第一端相对的第二端，并且可以在第一端和第二端之间具有中间区域。 栅极材料可以沿着中间区域形成。 存储单元结构可以形成在电线的第二端。 多个垂直延伸的电互连可以通过存储单元结构连接到导线，其中各个垂直延伸的电互连沿阵列的各个列。 一些实施例包括并入到集成电路中的存储器阵列。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 3. 发明授权
      US08288213B2 Methods of forming memory arrays 有权
    • Methods of forming memory arrays
    • 形成记忆阵列的方法
    • US08288213B2
    • 2012-10-16
    • US13418767
    • 2012-03-13
    • Sanh D. Tang , Janos Fucsko
    • Sanh D. Tang , Janos Fucsko
    • H01L21/82
    • H01L21/768 , H01L27/112 , H01L27/11206 , H01L27/228 , H01L27/24
    • Some embodiments include methods of forming memory arrays. A stack of semiconductor material plates may be patterned to subdivide the plates into pieces. Electrically conductive tiers may be formed along sidewall edges of the pieces. The pieces may then be patterned into an array of wires, with the array having vertical columns and horizontal rows. Individual wires may have first ends joining to the electrically conductive tiers, may have second ends in opposing relation to the first ends, and may have intermediate regions between the first and second ends. Gate material may be formed along the intermediate regions. Memory cell structures may be formed at the second ends of the wires. A plurality of vertically-extending electrical interconnects may be connected to the wires through the memory cell structures, with individual vertically-extending electrical interconnects being along individual columns of the array. Some embodiments include memory arrays incorporated into integrated circuitry.
    • 一些实施例包括形成存储器阵列的方法。 一叠半导体材料板可以被图案化以将该板细分成多个。 导电层可以沿着片的侧壁边缘形成。 然后将这些片材图案化成线阵列，阵列具有垂直列和水平行。 单独的线可以具有连接到导电层的第一端，可以具有与第一端相对的第二端，并且可以在第一端和第二端之间具有中间区域。 栅极材料可以沿着中间区域形成。 存储单元结构可以形成在电线的第二端。 多个垂直延伸的电互连可以通过存储单元结构连接到导线，其中各个垂直延伸的电互连沿阵列的各个列。 一些实施例包括并入到集成电路中的存储器阵列。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 4. 发明授权
      US08158967B2 Integrated memory arrays 有权
    • Integrated memory arrays
    • 集成存储器阵列
    • US08158967B2
    • 2012-04-17
    • US12624312
    • 2009-11-23
    • Sanh D. Tang , Janos Fucsko
    • Sanh D. Tang , Janos Fucsko
    • H01L47/00
    • H01L21/768 , H01L27/112 , H01L27/11206 , H01L27/228 , H01L27/24
    • Some embodiments include methods of forming memory arrays. A stack of semiconductor material plates may be patterned to subdivide the plates into pieces. Electrically conductive tiers may be formed along sidewall edges of the pieces. The pieces may then be patterned into an array of wires, with the array having vertical columns and horizontal rows. Individual wires may have first ends joining to the electrically conductive tiers, may have second ends in opposing relation to the first ends, and may have intermediate regions between the first and second ends. Gate material may be formed along the intermediate regions. Memory cell structures may be formed at the second ends of the wires. A plurality of vertically-extending electrical interconnects may be connected to the wires through the memory cell structures, with individual vertically-extending electrical interconnects being along individual columns of the array. Some embodiments include memory arrays incorporated into integrated circuitry.
    • 一些实施例包括形成存储器阵列的方法。 一叠半导体材料板可以被图案化以将该板细分成多个。 导电层可以沿着片的侧壁边缘形成。 然后将这些片材图案化成线阵列，阵列具有垂直列和水平行。 单独的线可以具有连接到导电层的第一端，可以具有与第一端相对的第二端，并且可以在第一端和第二端之间具有中间区域。 栅极材料可以沿着中间区域形成。 存储单元结构可以形成在电线的第二端。 多个垂直延伸的电互连可以通过存储单元结构连接到导线，其中各个垂直延伸的电互连沿阵列的各个列。 一些实施例包括并入到集成电路中的存储器阵列。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 5. 发明申请
      US20120178221A1 Methods Of Forming Memory Arrays 有权
    • Methods Of Forming Memory Arrays
    • 形成记忆阵列的方法
    • US20120178221A1
    • 2012-07-12
    • US13418767
    • 2012-03-13
    • Sanh D. Tang , Janos Fucsko
    • Sanh D. Tang , Janos Fucsko
    • H01L21/8229
    • H01L21/768 , H01L27/112 , H01L27/11206 , H01L27/228 , H01L27/24
    • Some embodiments include methods of forming memory arrays. A stack of semiconductor material plates may be patterned to subdivide the plates into pieces. Electrically conductive tiers may be formed along sidewall edges of the pieces. The pieces may then be patterned into an array of wires, with the array having vertical columns and horizontal rows. Individual wires may have first ends joining to the electrically conductive tiers, may have second ends in opposing relation to the first ends, and may have intermediate regions between the first and second ends. Gate material may be formed along the intermediate regions. Memory cell structures may be formed at the second ends of the wires. A plurality of vertically-extending electrical interconnects may be connected to the wires through the memory cell structures, with individual vertically-extending electrical interconnects being along individual columns of the array. Some embodiments include memory arrays incorporated into integrated circuitry.
    • 一些实施例包括形成存储器阵列的方法。 一叠半导体材料板可以被图案化以将该板细分成多个。 导电层可以沿着片的侧壁边缘形成。 然后将这些片材图案化成线阵列，阵列具有垂直列和水平行。 单独的线可以具有连接到导电层的第一端，可以具有与第一端相对的第二端，并且可以在第一端和第二端之间具有中间区域。 栅极材料可以沿着中间区域形成。 存储单元结构可以形成在电线的第二端。 多个垂直延伸的电互连可以通过存储单元结构连接到导线，其中各个垂直延伸的电互连沿阵列的各个列。 一些实施例包括并入到集成电路中的存储器阵列。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 6. 发明申请
      US20110121255A1 Integrated Memory Arrays, And Methods Of Forming Memory Arrays 有权
    • Integrated Memory Arrays, And Methods Of Forming Memory Arrays
    • 集成内存数组和形成内存数组的方法
    • US20110121255A1
    • 2011-05-26
    • US12624312
    • 2009-11-23
    • Sanh D. Tang , Janos Fucsko
    • Sanh D. Tang , Janos Fucsko
    • H01L45/00 , H01L21/8239
    • H01L21/768 , H01L27/112 , H01L27/11206 , H01L27/228 , H01L27/24
    • Some embodiments include methods of forming memory arrays. A stack of semiconductor material plates may be patterned to subdivide the plates into pieces. Electrically conductive tiers may be formed along sidewall edges of the pieces. The pieces may then be patterned into an array of wires, with the array having vertical columns and horizontal rows. Individual wires may have first ends joining to the electrically conductive tiers, may have second ends in opposing relation to the first ends, and may have intermediate regions between the first and second ends. Gate material may be formed along the intermediate regions. Memory cell structures may be formed at the second ends of the wires. A plurality of vertically-extending electrical interconnects may be connected to the wires through the memory cell structures, with individual vertically-extending electrical interconnects being along individual columns of the array. Some embodiments include memory arrays incorporated into integrated circuitry.
    • 一些实施例包括形成存储器阵列的方法。 一叠半导体材料板可以被图案化以将该板细分成多个。 导电层可以沿着片的侧壁边缘形成。 然后将这些片材图案化成线阵列，阵列具有垂直列和水平行。 单独的线可以具有连接到导电层的第一端，可以具有与第一端相对的第二端，并且可以在第一端和第二端之间具有中间区域。 栅极材料可以沿着中间区域形成。 存储单元结构可以形成在电线的第二端。 多个垂直延伸的电互连可以通过存储单元结构连接到导线，其中各个垂直延伸的电互连沿阵列的各个列。 一些实施例包括并入到集成电路中的存储器阵列。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号